[发明专利]一种基于并行数据通道的数字信号处理器

说明书

技术领域

本发明涉及数字信号处理器技术领域，尤其涉及一种基于并行数据通道的数字信号处理器。

背景技术

可编程处理器通过软件程序实现不同的计算功能，具有高度的灵活性。处理器的一个重要组件是算数逻辑单元（ALU），执行算术和逻辑运算。通用处理器上的ALU支持简单的算术运算和逻辑运算。在通用处理器上，复杂的计算被分解为多步的ALU运算来实现。通常的数字信号处理算法均可由通用可编程处理器执行，但其并不适合使用在由电池供电或者有低功耗要求的嵌入式系统中。因为通用处理器无法同时满足数字信号处理算法对处理速度，实施成本，以及功耗的要求。

专用数字信号处理器是一种针对特定的数字信号处理应用而设计的可编程处理器。它使用特殊的处理器架构，如优化算术逻辑单元来提高计算速度。数字信号处理算法通常需要对一组输入数据进行快速和重复的数学运算，往往需要实时计算，对延迟有严格要求。数字信号处理器上执行的数学运算通常由重复的数学计算，如乘加计算（MAC）构成。这些计算在通用处理器上被进一步分解并通过多步执行来实现。专用处理器通过设计特殊的逻辑计算单元单步完成这些基本运算而提高运算速度。

现有技术有一种超长指令字（VLIW）处理器的并行操作，VLIW结构的处理器结构通过指令级并行运行提高处理速度。VLIW处理器同时执行多条指令，充分利用处理器的硬件资源来提高处理速度。缺点是程序指令字过长，和并行效率不高。VLIW处理器把多个操作合并成一个超长指令，一次读入并同时执行其中的多个操作，但是由于程序执行的操作受依赖关系限制，一些操作不能在VLIW处理器上并行执行，通常超长指令字中的某个操作为空操作（NOP），使得程序效率降低，也影响处理能力。而且一些特殊的数字信号处理算法无法在VLIW处理器上高效的执行，这是因为VLIW处理器依赖编译器决定操作执行的顺序，而现有的代码生成工具还不能分析专用数字信号处理算法并利用专用硬件和指令提高处理速度，且在执行多数的同构重复的数字信号处理算法时，控制代码过于冗余，开销过大。

现有技术还有一种单指令多数据（SIMD，Single Instruction Multiple Data）处理器的一维并行数据通道，SIMD结构的处理器结构通过数据级并行计算提高处理速度，由多个处理单元同时对多个数据执行相同操作。但是传统SIMD处理器只是针对数据并行处理而简单扩展了ALU单元使之能够同时处理多路输入数据，对于专用数字信号处理算法，将其较复杂的操作分解为简单的SIMD操作后性能提高并不明显。

发明内容

本发明实施例提供一种基于并行数据通道的数字信号处理器，以提高数字信号处理器的处理性能及效率。

为了达到上述技术目的，本发明实施例提供了一种基于并行数据通道的数字信号处理器，所述数字信号处理器的并行数据通道依次包括并行乘法单元，并行运算单元组，及并行累加单元三层硬件，其中：

所述并行乘法单元，由多个并行乘法器构成，用于执行多路实数乘法或者复数乘法，该并行乘法单元层可执行旁路（bypass）操作；

所述并行运算单元组，包括多个算术逻辑单元，为由多级算术逻辑通道及由每层之间所述多个算术逻辑单元互联构成的交换网络连接，每一级算术逻辑通道由多个并行算术逻辑单元执行并行算术逻辑操作，上一级算术逻辑通道的运算结果可通过构成的所述交换网络传递至下一级算术逻辑通道，每个算术逻辑单元用于进行加法、减法、比较、移位，或绝对值操作，该并行运算单元组层可执行旁路操作；

所述并行累加单元，由多个并行累加单元构成，用于执行累加和后处理操作。

优选的，在本发明一实施例中，所述并行乘法单元还可以包括操作数转发（operand forwarding）电路，用于进行指数运算。

优选的，在本发明一实施例中，所述并行运算单元组的交换网络由数据选择器组构成。

进一步地，优选的，本发明一实施例中，所述上一级算术逻辑通道的运算结果可通过构成的所述交换网络传递至下一级算术逻辑通道，可以包括：所述上一级算术逻辑通道的运算结果可通过构成的所述交换网络，利用所述数据选择器组交换数据以传递至下一级算术逻辑通道。

优选的，在本发明一实施例中，所述多级算术逻辑通道可以包括三层算术逻辑通道（需要说明的是，层数可根据并行N决定，实例中8路并行时有三层，4路并行时2层，16路并行时4层，本发明实施例并行运算单元组的层数不固定为三层，本发明实施例并不以此为限）。