[发明专利]一种译码装置

权利要求书

1.一种译码装置，其特征在于，所述译码装置采用串行架构，所述译码装置包括：

重编码与擦除译码单元，用于完成重编码和擦除译码；

插值器，用于完成插值计算，得到2^η对应测试向量的插值结果，即错误位置多项式与错误估值多项式；

多项式选择单元，用于对所述错误位置多项式与所述错误估值多项式进行计算，判断是否是正确的插值结果；

钱搜索与福尼算法单元，用于对码字进行纠错。

2.根据权利要求1所述的一种译码装置，其特征在于，所述重编码与擦除译码单元包括：校正子计算单元、擦除位置多项式计算单元、第一计算单元和第二计算单元，其中，

所述校正子计算单元用于擦除译码；所述擦除位置多项式计算单元获取擦除位置多项式σ(x)并存储；所述第一计算单元用于计算表达式或所述第二计算单元用于计算估值多项式δ(x)，重编码结果β_HD、β_2HD和擦除向量

3.根据权利要求2所述的一种译码装置，其特征在于，所述校正子计算单元具体为：第一寄存器初始化为0，第二乘法器输出为0，r_HD(x)硬判决序列依次由高到低输入；第一个时钟周期时，输入r_{HD_0}进入第一乘法器得到r_{HD_0}×α^(n-1)j，加上所述第二乘法器的输出0，得到r_{HD_0}×α^(n-1)j，被送入所述第一寄存器；第二个时钟周期时，所述第一寄存器输出r_{HD_0}×α^(n-1)j通过所述第二乘法器得到r_{HD_0}×α^(n-2)j，此时所述第一乘法器输入r_{HD_1}，所述第一乘法器输出r_{HD_1}×α^(n-1)j，第一加法器输出为r_{HD_1}×α^(n-1)j+r_{HD_0}×α^(n-2)j，存入所述第一寄存器；n个时钟周期后，S_j=r_{HD_(n-1)}×α^j(n-1)+r_{HD_(n-2)}×α^j(n-2)…+r_{HD_0}，1≤j≤2t；采用2t个所述校正子计算单元，得到S₁，S₂，...S_2t。

4.根据权利要求3所述的一种译码装置，其特征在于，所述第一计算单元具体为：第一个时钟周期时，所述第一寄存器初始化为1，第一多路选择器选择0，则所述第一加法器和所述第一乘法器的输出均为αⁱ，储存在所述第一寄存器中；第二个时钟周期，所述第一多路选择器选择α^l，则所述第一加法器输出α^l-αⁱ，所述第一乘法器输出为(α^l+αⁱ)×αⁱ；n-k个周期后，得到若工作在重编码模式下时，将所述第一寄存器储存结果通过所述第二乘法器乘以所述第二加法器的输出r_{HD_i}-r_{2HD_i}，得到当工作在擦除译码模式下时，将送入求逆器，得到αiΠl∈R‾,l≠i(αi-αl).]]>

5.根据权利要求4所述的一种译码装置，其特征在于，所述第二计算单元在所述重编码与擦除译码单元共有n-k个，

当所述第二计算单元计算所述多项式δ(x)时，所述第一多路选择器选择σ(x)的系数，第三多路选择器选择第二多路选择器的输出，所述第二多路选择器选择S(x)的系数；第五多路选择器选择第四多路选择器输出，所述第四多路选择器选择前一级单元的所述第一寄存器的输出；经过n-k周期移位后，所述第一寄存器中得到所述估值多项式δ(x)的系数；

当所述第二计算单元计算重编码结果β_HD和β_2HD时，所述第一多路选择器选择所述第一寄存器的输出，所述第三多路选择器选择αⁱ，所述第五多路选择器选择所述第四多路选择器输出，所述第四多路选择器选择所述估值多项式δ(x)的系数，每个周期，所述第一寄存器都存入所述第一加法器的输出；n-k周期后，得到β_{HD_i}=δ(αⁱ)的值；之后所述第一寄存器通过所述第二加法器得到，βi,1=δ(αi)+(ri,1-ri,0)αiΠl≠i,l∈R‾(αi-αl),]]>存入所述第二寄存器；

当所述第二计算单元计算擦除向量时，在计算完δ(αⁱ)后，所述第一多路选择器选择所述第一寄存器的输出，所述第三多路选择器选择所述第二多路选择器的输出，所述第二多路选择器选择所述第五多路选择器选择r_{HD_i}，最后通过所述第一乘法器和所述第一加法器得到存在所述第一寄存器中。