[发明专利]一种译码装置

说明书

技术领域

本发明涉及信道纠错编码领域，特别涉及一种译码装置。

背景技术

Reed-Solomon（RS）码是一类纠错能力很强的纠错码，可以纠正随机错误和突发错误，目前已经被广泛地应用在数字通信和数据存储中。RS码译码分为硬判决和软判决两种译码方式。RS码的代数软判决译码算法能比硬判决译码算法获得更高的编码增益。但是，RS码的软判决译码的复杂度较高，硬件实现较为困难。在代数软判决译码中，在保持与其他代数软判决译码性能相近的前提下，J.Bellorado和A.Kavcic提出了LCC译码，参见J.Bellorado and A.Kavcic,“A low-complexity method for Chase-type decoding of Reed-Solomon codes”,in Proc.of IEEE Intl.Symp.on Info.Theory,Seattle,WA,Jul.2006,pp.2037-2041。LCC译码相比于其他代数软译码，具有较低的复杂度，更易于硬件实现。

LCC译码的实现过程中，首先通过对码字采用重编码、坐标变换和降低计算复杂度，然后对2^η个测试向量进行插值算法，采用钱搜索从2^η个插值结果中选择一个正确的结果，之后采用钱搜索选择与福尼算法，根据选择出来的多项式对进行纠错，最后用擦除译码完成整个码字的恢复，译码过程结束，参见X.Zhang,J.Zhu and W.Zhang，“Modified low-complexity Chase soft-decision decoder of Reed-Solomon codes”，Signal Processing Systems，Vol.66，No.1，3-13。

目前基于LCC算法的RS码译码器硬件实现一般采用流水线架构。译码速度由流水线中的处理速度最慢一级模块决定。由于译码器的各模块是顺序执行的，因此模块间要建立握手信号。为了提高译码速度，各模块内部通常采用并行运算结构，并且使每级模块处理数据所需时钟周期数目相近。但是，由于插值处理时间的不确定性等问题，使得在这种架构中相邻模块之间可能存在等待时间和较大的缓存需求，不利于处理速度和译码效率（译码速度和硬件面积之比）的进一步提高；同时多模块同时工作，亦将产生较大的功耗，不利于广泛应用。

发明人在实现本发明的过程中，发现现有技术中至少存在以下缺点和不足：

插值时间的不确定性严重影响流水线架构LCC RS译码器设计，特别是译码效率。当译码器只采用一个插值器时，如果多项式选择电路没有从插值输出得到正确的插值多项式，那么对于测试向量的插值将一直进行。这时插值器将最多持续完成对2^η个测试向量的插值处理，所需时钟周期大大超过其他模块数据处理所需时间，影响译码速度，失去了流水线结构的速度优势；而且多级码字存储还会造成硬件资源增加。当采用多个并行插值器时，将2^η个测试向量的插值时间平均分配给多个插值器，可以保证译码的处理速度。然而，采用多个插值器必须搭配相同数目的多项式选择电路，硬件开销过大。在无法提升译码速度的情况下，严重降低译码效率。

发明内容

为了提高LCC RS译码器的输出速度，降低硬件资源消耗，提高译码器的译码效率问题，本发明提供了一种译码装置，详见下文描述：

一种译码装置，所述译码装置采用串行架构，所述译码装置包括：

重编码与擦除译码单元，用于完成重编码和擦除译码；

插值器，用于完成插值计算，得到2^η对应测试向量的插值结果，即错误位置多项式与错误估值多项式；

多项式选择单元，用于对所述错误位置多项式与所述错误估值多项式进行计算，判断是否是正确的插值结果；

钱搜索与福尼算法单元，用于对码字进行纠错。

所述重编码与擦除译码单元包括：校正子计算单元、擦除位置多项式计算单元、第一计算单元和第二计算单元，其中，

所述校正子计算单元用于擦除译码；所述擦除位置多项式计算单元获取擦除位置多项式σ(x)并存储；所述第一计算单元用于计算表达式或所述第二计算单元用于计算估值多项式δ(x)，重编码结果β_HD、β_2HD和擦除向量