[发明专利]一种具有沟槽肖特基半导体装置及其制备方法

说明书

技术领域

本发明涉及到一种具有沟槽肖特基半导体装置，本发明还涉及一种具有沟槽肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。

背景技术

功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。

肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。

发明内容

本发明针对上述问题提出，提供一种具有沟槽肖特基半导体装置及其制备方法。

一种具有沟槽肖特基半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个沟槽，位于漂移层中和半导体装置表面，沟槽内壁底部表面和侧壁下部表面有绝缘层，沟槽侧壁上部表面没有绝缘层，具有绝缘层的沟槽内填充有介质材料；第二传导类型的半导体材料区，位于沟槽之间漂移层上部，为第二传导类型的半导体材料构成；肖特基势垒结，位于沟槽侧壁上部第一传导类型的半导体材料表面。

一种具有沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；注入杂质，进行退火工艺；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行刻蚀半导体材料，形成沟槽；在沟槽内壁形成钝化层，在沟槽内填充介质材料；反刻蚀介质材料，腐蚀去除器件表面部分钝化层；在器件表面淀积金属，进行烧结形成肖特基势垒结。

本发明的一种具有沟槽肖特基半导体装置包括了MOS结构、PN结和肖特基势垒结；通过MOS结构改变反向偏压的电场分布，从而改善器件的正向导通特性；通过PN结改善器件的瞬态高压的承受能力，同时当半导体装置在正向小电流密度下，PN结不发生开启，从而减少了器件的少子注入，提高了器件的反向恢复特性。

本发明提供了一种具有沟槽肖特基半导体装置的制备方法，可以使用较少的光刻腐蚀工艺实现器件的生产制造。

附图说明

图1为本发明的一种具有沟槽肖特基半导体装置剖面示意图；

图2为本发明的第二种具有沟槽肖特基半导体装置剖面示意图。

其中，

1、衬底层；

2、二氧化硅；

3、第一导电半导体材料；

4、第二导电半导体材料；

5、肖特基势垒结；

6、多晶第二导电半导体材料；

10、上表面金属层；

11、下表面金属层。

具体实施方式

实施例1

图1为本发明的一种具有沟槽肖特基半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。

一种具有沟槽肖特基半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM³，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E15/CM³；第二导电半导体材料4，位于第一导电半导体材料3之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E17/CM³；肖特基势垒结5，位于沟槽侧壁第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内；多晶第二导电半导体材料6，位于沟槽内，为多晶半导体材料；器件上表面附有上表面金属层10，为器件引出另一电极。

其制作工艺包括如下步骤：

第一步，在衬底层1表面外延形成第一导电半导体材料3，

第二步，注入硼离子，进行退火工艺，同时在表面形成二氧化硅2；

第三步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2；

第四步，进行干法刻蚀，去除部分裸露半导体硅材料形成沟槽；

第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，然后进行淀积多晶第二导电半导体材料6；

第六步，进行干法刻蚀，去除部分多晶第二导电半导体材料6，腐蚀去除表面二氧化硅2；

第七步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10；