[发明专利]提高SDRAM数据传输效率的方法

权利要求书

1.一种提高SDRAM数据传输效率的方法，应用于采用现场可编程阵列FPGA控制双倍速率同步动态随机存储器DDR2 SDRAM的读写操作，其特征在于，包括步骤如下：

步骤1、选定将要采用的SDRAM芯片，根据芯片参数，确定完成单个突发长度读或写操作命令需要的最小时钟数目，定义为t1；

步骤2、根据芯片单个突发长度对应的时钟数目，定义为t2；

步骤3、确定总周期，如果t1的值大于t2与SDRAM芯片存储库数目的乘积，那么总周期是t1，否则总周期是t2与存储库数目的乘积；

步骤4、根据总周期数，编排控制命令表，从第一个时钟开始，逐个编排每个存储库的命令，使存储库之间相同的命令相差t2个时钟数目，使所有的命令都控制在总时钟周期内，超过总时钟周期范围的，就返回到控制命令表的前面，向后逐个找空闲的时钟周期，如果当前编排的命令和已经安排的存储库的命令位置冲突，将已安排的存储库的命令向后挪动一个时钟位置；

步骤5、按照控制命令表控制SDRAM读写。

2.根据权利要求1所述的提高SDRAM数据传输效率的方法，其特征在于，所述提高SDRAM数据传输效率的方法，还包括：

控制命令表编排完后，进行微调，以配合FPGA的时序关键路径要求。

3.根据权利要求2所述的提高SDRAM数据传输效率的方法，其特征在于，所述微调是根据FPGA电路设计确定每个命令占用的时钟数目，对于某个命令，当电路一个时钟内不能提供运算结果，那么就再加一个时钟的时间处理，把整体的控制命令表处理周期增加一个时钟。

4.根据权利要求1所述的提高SDRAM数据传输效率的方法，其特征在于，所述步骤3包括步骤：

步骤3.1、首先确定库存储库0的命令表，第一个时钟位置放置激活命令，然后向后偏移SDRAM芯片参数允许的激活命令与读/写命令之间最小时钟数目，放置读或写命令，接着继续向后偏移SDRAM芯片参数允许的读或写到关闭的时间，放置关闭命令；

步骤3.2、在控制命令表内增加存储库1的命令，在存储库0的激活命令向后偏移t2时钟周期，放置存储库1的激活命令，依次类推，在存储库0的读或写命令向后偏移t2时钟周期放置存储库1的读或写命令，最后放置关闭命令；

步骤3.3、依次类推，确定所有存储库的命令编排，原则上要求所有的命令都控制在总时钟周期内，超过总时钟周期范围的，就返回到控制命令表的前面，向后逐个找空闲的时钟周期，如果当前编排的命令和已经安排的存储库的命令位置冲突，将已安排的存储库的命令向后挪动一个时钟位置。

5.根据权利要求1或4所述的提高SDRAM数据传输效率的方法，其特征在于，所述当前编排的命令和已经安排的存储库的命令位置冲突时，如果t1的值大于t2与存储库数目的乘积，将已安排的存储库的命令向后挪动一个时钟位置，相应的总周期数增加一个时钟周期；如果t1的值小于t2与存储库数目的乘积，将已安排的存储库的命令向后挪动，总周期数不变，但挪动的数目不能超过总周期数与t1的差。

6.根据权利要求1所述的提高SDRAM数据传输效率的方法，其特征在于，所述t1为激活命令时间，读或写到关闭时间，关闭时间的和。

7.根据权利要求4所述的提高SDRAM数据传输效率的方法，其特征在于，所述SDRAM芯片参数允许的激活命令与读/写命令之间最小时钟数目为tRCD与AL的差，其中tRCD为行寻址到列寻址的延迟，AL为附加反应时间。

8.根据权利要求4所述的提高SDRAM数据传输效率的方法，其特征在于，所述SDRAM芯片参数允许的读或写到关闭的时间具体是指实际的读或写到关闭时间与芯片参数tRAS两者间的大值，所述tRAS是芯片激活至关闭时间。