[发明专利]启动电路和包括启动电路的带隙基准源电路

说明书

技术领域

本发明涉及带隙基准源电路领域，特别是涉及启动电路和包括启动电路的带隙基准源电路。

背景技术

近年来，由于集成电路的飞速发展，带隙基准源在模拟集成电路、数模混合电路以及系统集成芯片中都有着非常广泛的应用。带隙基准源电路的电路图参见图1，带隙基准源电路10包括由运算放大器A以及两个PMOS管M5和M6构成的负反馈电路，该负反馈电路对具有正温度系数和负温度系数的双极型晶体管Q0和Q1的两条支路的电压进行负反馈，在双极型晶体管Q1的支路包括与双极型晶体管Q1串联的电阻器R0。通过设计两个支路的参数，以使带隙基准源电路的温度系数为零。PMOS管M5的漏极和双极型晶体管Q0的发射极连接在运算放大器A的反相输入端，双极型晶体管Q1的发射极通过电阻器R0连接在运算放大器A的同相输入端，PMOS管M6的漏极连接在运算放大器A的同相输入端，运算放大器A的输出端P2连接在PMOS管M5和M6的栅极，通过运算放大器A的输出电压来控制两条支路的电流，达到对两条支路的电压进行负反馈的目的。但是，在图1中所示的带隙基准源电路10中，在电源VCC通电过程中，运算放大器A的两个输入端的电压为零时，运算放大器A不工作，输出端P2的电压随电源电压的升高而升高，使PMOS管M5和M6处于关闭状态。运算放大器A的输出端电压不能反映输入端的电压，使负反馈控制产生错误，带隙基准源电路10输出为零而不能正常工作。为了让带隙基准源电路10在启动后脱离这种稳态的零简并点，通常需要启动电路20，使带隙基准源电路10在启动后迅速进入需要的工作状态。

参见图1，带隙基准源电路10的启动电路20，所述启动电路20包括：三个PMOS管M0、M1和M7，三个NMOS管M2、M3和M4。其中，PMOS管M7和NMOS管M2串联在电源VCC和虚地GND之间，PMOS管M7和NMOS管M2的漏端都连接在运算放大器A的输出端，PMOS管M7的栅极接控制信号PDN，NMOS管M2的栅极接MNOS管M3的漏极；PMOS管M0和NMOS管M3串联在电源VCC和虚地GND之间，PMOS管M0和NMOS管M3的栅极都连接在运算放大器A的反向输入端；PMOS管M1的源极接电源，漏极接运算放大器A的反向输入端，栅极接控制信号PDN；NMOS管M4的漏极和源极分别与NMOS管M3的源极和漏极连接，NMOS管M4的栅极接控制信号PD。其中，控制信号PD为高电平时，控制信号PDN为低电平；控制信号PD为低电平时，控制信号PDN为高电平。PMOS管M0为沟道很长的晶体管，其导通电阻非常大。

参见图1，在控制信号PD为有效高电平(power down，关断电源)时，相应的控制信号PDN为低电平，此时P1点被拉至高电平，同时P3点被拉为低电平，PMOS管M0和NMOS管M2都关断，没有电流，NMOS管M3相当于一个电容，其栅极接电源VCC，而源漏端都接地；PMOS管M7此时导通，P2点被拉为高电平，因而PMOS管M5和M6也被关断，带隙基准源电路10不工作。当控制信号PD从高电平变为低电平时，控制信号PDN为高电平，此时PMOS管M1、M7和NMOS管M4关断，P1点电位下降，PMOS管M0开始慢慢导通，而NMOS管M3的导通能力开始下降，因此P3点电位上升，当P3点电位超过NMOS管M2的阈值电压Vth时，NMOS管M2导通，P2点电位被下拉，从而让带隙基准源电路10的PMOS管M5和M6都能导通工作；同时这个过程中原来NMOS管M3作为一个电容其栅极上的电荷经双极型晶体管Q0流下，让双极型晶体管Q0和Q1都有电流，带隙基准源电路10正常工作。工作稳定后，因为P1点电位还是会让PMOS管M0、NMOS管M3都导通，因而NMOS管M2最终关断没有漏电，由于NMOS管M0的栅长L很大，其导通电阻很大，通过PMOS管M0、NMOS管M3到地的漏电也非常小，所以启动电路20在带隙基准源电路10稳定后完全没有耗电。在控制信号PD电平从高到低转化过程中，P1点电荷对双极型晶体管Q0的下灌和NMOS管M2对P2点电位的下拉确保带隙基准源电路10工作，不会进入带隙基准源电路10电流为零的简并点。