[发明专利]通过形成加压的背面介电层控制器件性能

权利要求书

1.一种集成电路结构，包括：

半导体衬底；

P型金属氧化物半导体(PMOS)器件和n型金属氧化物半导体(NMOS)器件，位于所述半导体衬底前表面；

第一介电层，位于所述半导体衬底的背面上，其中，所述第一介电层将第一应力类型的第一应力施加给所述半导体衬底，其中，所述第一介电层上覆所述半导体衬底并且与所述PMOS器件和所述NMOS器件中的第一个重叠，并且没有与所述PMOS器件和所述NMOS器件中的第二个重叠；以及

第二介电层，位于所述半导体衬底的背面，其中，所述第二介电层将第二应力施加给所述半导体衬底，其中，所述第二应力为与第一应力类型相反的第二应力类型，以及其中，第二介电层与所述PMOS器件和所述NMOS器件中的第二个重叠。

2.根据权利要求1所述的集成电路结构，其中，所述第一介电层和所述第二介电层中的每个均包括氮化硅。

3.根据权利要求1所述的集成电路结构，其中，所述第二介电层包括在所述第一介电层上方延伸并且与所述第一介电层接触的部分。

4.根据权利要求1所述的集成电路结构，其中，所述第一应力类型是拉伸的，并且所述PMOS器件和所述NMOS器件中的第一个是所述NMOS器件。

5.根据权利要求1所述的集成电路结构，其中，所述第一应力类型是压缩的，并且所述PMOS器件和所述NMOS器件中的第一个是所述PMOS器件。

6.根据权利要求1所述的集成电路结构，进一步包括：

衬底通孔(TSV)，位于所述半导体衬底中；以及

金属焊盘，位于所述半导体衬底的背面上，并且上覆所述半导体衬底，其中，所述金属焊盘与所述TSV电连接，其中，所述第一介电层和所述第二介电层之一包括位于所述金属焊盘的边缘部分的上方并且与所述金属焊盘的所述边缘部分重叠的部分，以及其中，通过位于所述第一介电层和所述第二介电层之一中的开口暴露所述金属焊盘的中间部分。

7.根据权利要求1所述的集成电路结构，其中，所述第一介电层上覆与所述PMOS器件和所述NMOS器件相同的芯片中的第一导电类型的全部MOS器件并且基本上与所述全部MOS器件重叠，并且基本上没有与位于所述相同芯片中的第二导电类型的MOS器件中的任何一个重叠，以及其中，所述第一导电类型和所述第二导电类型为相反的导电类型。

8.一种集成电路结构，包括：

半导体衬底；

衬底通孔(TSV)，从所述半导体衬底的后表面向下延伸至所述半导体衬底的前表面；

金属焊盘，位于所述半导体衬底的背面，并且与所述TSV电连接；

第一介电层，在所述半导体衬底的后表面的上方，其中，所述第一介电层将第一应力类型的第一应力施加给所述半导体衬底；以及

第二介电层，位于所述第一介电层上方，并且与所述第一介电层接触，其中，所述第二介电层将与所述第一应力类型相反的第二应力类型的第二应力施加给所述半导体衬底，以及其中，所述第一介电层和所述第二介电层之一包括位于所述金属焊盘的边缘部分的上方并且与所述金属焊盘的所述边缘部分重叠的一部分，其中，通过位于所述第一介电层和所述第二介电层之一中的开口暴露所述金属焊盘的中间部分。

9.根据权利要求8所述的集成电路结构，其中，所述第一介电层和所述第二介电层中每个均包括氮化硅。

10.一种方法，包括：

预先确定在晶圆的半导体衬底中的所选位置处的目标应力；

在所述半导体衬底中形成衬底通孔(TSV)；

获得通过所述TSV施加给所述所选位置的第一应力；以及

选择用于形成介电层的材料和工艺条件，所述介电层将第二应力施加给所述半导体衬底，其中，在所述所选位置处，所述第一应力和所述第二应力的合成应力大体上与所述目标应力相等；以及

使用所述材料和所述工艺条件在所述半导体衬底的背面上形成所述介电层。