[发明专利]用于在无需使用外部存储器的情况下配置SOPC的系统和方法

权利要求书

1.一种系统，包括：

第一电压输入；

第二电压输入；以及

可编程芯片上系统(SOPC)，包括核芯和接口，其中在所述SOPC的第一模式期间，所述接口经由所述第一电压输入或所述第二电压输入被配置。

2.根据权利要求1所述的系统，其中在所述第一模式期间，所述接口被禁止基于存储在外部非易失性存储器中的第一组配置数据进行配置，其中所述第一电压输入包括直流电压输入，并且其中所述第二电压输入包括直流电压输入。

3.根据权利要求1所述的系统，还包括：

配置移位寄存器；以及

多路复用器，被配置为基于用户模式比特的值来在所述第一电压输入的输出或所述配置移位寄存器的输出之间进行多路复用。

4.根据权利要求1所述的系统，还包括：

多个配置移位寄存器，其中在所述第一模式期间，所述接口被配置为经由链路而与主机通信，并且另外，其中在第二模式期间，所述SOPC经由所述接口从所述主机接收第二组配置数据，并且其中所述SOPC将所述多个配置移位寄存器配置为存储所述第二组配置数据。

5.根据权利要求4所述的系统，其中在所述第二模式期间，经由所述第一电压输入或所述第二电压输入来配置所述接口，并且配置所述核芯。

6.根据权利要求5所述的系统，其中在第三模式期间，响应于所述核芯的配置和所述多个配置移位寄存器的配置，通过存储在所述多个配置移位寄存器中的所述第二组配置数据来配置所述接口。

7.根据权利要求6所述的系统，其中在所述第三模式期间，所述接口被禁止通过所述第一组配置数据进行配置。

8.根据权利要求1所述的系统，还包括将所述接口连接到主机的链路，其中所述接口被配置为将数据以每秒吉比特的速率传送给所述主机。

9.根据权利要求1所述的系统，其中所述SOPC包括现场可编程门阵列(FPGA)或专用集成电路(ASIC)。

10.一种方法，包括：在第一模式期间，经由第一电压输入或第二电压输入配置可编程芯片上系统(SOPC)的接口。

11.根据权利要求10所述的方法，还包括：在所述第一模式期间，禁止所述接口基于存储在快闪存储器或者可编程只读存储器中的配置数据进行配置。

12.根据权利要求10所述的方法，还包括基于用户模式比特的值来在所述第一电压输入的输出或配置移位寄存器的输出之间进行多路复用。

13.根据权利要求10所述的方法，还包括：

在所述SOPC的多个配置移位寄存器中存储多个配置比特，其中所述存储多个配置比特是通过在第二模式期间基于从主机接收的配置数据配置所述SOPC的所述多个配置移位寄存器来执行的；

在所述第二模式期间配置所述SOPC的核芯，其中所述配置核芯和多个配置移位寄存器是响应于所述在第一模式期间配置接口来执行的。

14.根据权利要求13所述的方法，还包括：在第三模式期间，响应于所述核芯的配置和所述多个配置移位寄存器的配置，通过存储在所述多个配置移位寄存器中的多个配置比特来配置所述接口。

15.根据权利要求14所述的方法，还包括：在所述第三模式期间，禁止所述接口通过所述第一电压源和所述第二电压源进行配置。

16.根据权利要求10所述的方法，还包括通过耦合所述接口和主机之间的链路来在所述接口和所述主机之间以每秒吉比特的速率传送数据。

17.根据权利要求10所述的方法，其中所述SOPC包括现场可编程门阵列(FPGA)或专用集成电路(ASIC)。

18.一种系统，包括：

主机；

可编程芯片上系统(SOPC)，包括核芯和接口，其中所述接口经由链路耦合到所述主机；

第一电压源；以及

第二电压源，其中在第一模式期间，所述接口通过来自所述第一电压源或所述第二电压源的施加电压来配置。