[发明专利]用于在无需使用外部存储器的情况下配置SOPC的系统和方法

说明书

相关申请的交叉引用

本申请要求2011年5月9日提交的、指定HOOI等人作为发明人的、名称为“SYSTEMS AND METHODS FOR CONFIGURING ANSOPC WITHOUT A NEED TO USE AN EXTERNAL MEMORY”的美国专利申请No.13/103,878的权益，通过参考将其整体引入于此并用于所有目的。

技术领域

本公开总地涉及用于在无需使用外部存储器的情况下配置可编程芯片上系统(SOPC)的系统和技术。

背景技术

可编程芯片上系统(SOPC)包括可以被编程为执行一个或更多逻辑功能的一个或更多集成电路。一种类型的SOPC可以使用现场可编程门阵列(FPGA)实现。FPGA可以包括逻辑块的阵列。这些逻辑块可以包括例如输入/输出块、随机访问存储器块(BRAM)、多路复用器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁定环(DLL)、多吉比特收发器(MGT)等。

每个逻辑块通常包括可编程互连和可编程逻辑。可编程互连通常包括通过可编程互连点(PIP)互连的变化长度的大量互连线。可编程互连和可编程逻辑通常通过将配置数据流加载到内部配置存储器单元中来编程，该内部配置存储器单元定义如何配置逻辑块。配置数据可以从配置存储器中读取，该配置存储器诸如外部可编程只读存储器(PROM)或外部快闪存储器。然后，各个存储器单元的总体状态确定FPGA的功能。

随着FPGA的尺寸和容量的增长，用于配置逻辑块的配置存储器的数量也在增加。该配置存储器可能是昂贵的，并且也可能需要其上实现SOPC的板上的额外空间。例如，快闪存储器可能是成本高的，并且也可能消耗大量的板面积。

发明内容

用于配置可编程芯片上系统(SOPC)的系统和技术可以减少在配置SOPC时对快闪存储器或任何这样的非易失性存储器的需要。该系统和技术通过提供一个或更多电压源而减少对于非易失性存储器的需要。代替从非易失性存储器获取配置数据，一个或更多电压源提供配置数据。作为结果，可以减少设计和实现快闪存储器或其它非易失性存储器的成本，并且可以获得印刷电路板(PCB)上的更多板上空间以用于其它器件。

在一个方面中，描述了一种系统。该系统可以包括第一电压输入、第二电压输入和SOPC。该SOPC可以包括核芯和接口。在SOPC的加电期间，接口可以经由第一电压输入或第二电压输入来配置。因此，在加电期间经由第一电压输入或第二电压输入的配置可以减少在配置SOPC时对于快闪存储器或任何这样的非易失性存储器的需要。

附图说明

通过参照以下结合附图做出的描述，可以更好地理解该系统和技术，这些附图图示了本系统和技术的各种实施例。在附图中，具有相同或类似功能的结构元件由相同的参考标号标示。

图1示出使用快闪存储器配置的示例性的可编程芯片上系统(SOPC)。

图2示出SOPC的示例性部分以图示该系统的接口的配置。

图3示出在无需使用外部存储器的情况下配置的示例性SOPC。

图4示出图3的系统的示例性部分以图示在加电模式和配置模式期间图3的系统的配置。

图5示出图3的系统的示例性部分以图示在用户模式期间图3的系统的配置。

图6示出用于在各种模式期间配置图3的SOPC的示例性技术。

图7示出用于实现图3的SOPC的示例性可编程逻辑器件(PLD)。

图8示出用于设计和生成用于配置图3的SOPC的配置信息的示例性计算机系统。

图9示出通过计算机系统执行的用于生成配置信息的示例性编译技术。

具体实施方式

注意，在附图中，具有相同或类似功能的结构元件由相同的参考标号标示。现在参照图1，系统100可以包括印刷电路板(PCB)102、主机104和链路106，该链路106为通信链路。快闪存储器108和SOPC 110可以位于PCB 102上。SOPC 110可以包括控制块112、子SOPC 114和接口116。子SOPC 114可以包括输入/输出配置移位寄存器(IOCSR)的多个链120和可配置核芯118。核芯118可以包括一个或更多逻辑块。链120a或链120a的一部分为逻辑块的例子。接口116可以包括高速串行或并行接口，诸如收发器。作为另一例子，接口116可以包括IO焊盘。IO焊盘可以为三态缓冲器并且在其输出处可以具有IO管脚。