[发明专利]IE型沟槽栅IGBT

说明书

技术领域

本发明涉及一种有效应用于具有浮置的P型区域的IE(InjectionEnhancement：注射增强)型沟槽栅(Trench Gate)IGBT(Insulated GateBipolar Transistor：绝缘栅双极晶体管)等的功率类半导体器件(或者半导体集成电路器件)中的装置结构技术等的技术。

背景技术

在日本特开平6-13621号公报(专利文献1)中公开了以下技术：在沟槽型功率MO SFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)中，在沟槽下端部设置P+区域，由此缓和向沟槽下端部集中集中电场。

在日本特开2005-340626号公报(专利文献2)或者与此对应的美国专利公开2009-39386号公报(专利文献3)中公开了以下技术：在IE型IGBT中，在浮置单元部中设置比沟槽深的浮置P型区域，并且设置其它浮置P型区域，该其它浮置P型区域包围浮置单元部与有源(active)单元部的之间的沟槽下端部，与浮置P型区域相连结。

在日本特表2002-534811号公报(专利文献4)或者与此对应的美国专利第6445048号公报(专利文献5)中公开了以下技术：在IE型IGBT中，在浮置单元部中设置比沟槽深的浮置P型区域，并且在单元区域整体的外周部中设置包括与浮置单元部类似的结构的终端结构。

在日本特开2009-43782号公报(专利文献6)中公开了以下技术：在IE型IGBT中设置具有与沟槽相同深度的浮置P型区域。

在日本特开2000-307116号公报(专利文献7)中公开了以下技术：在IE型IGBT中除了设置在浮置单元部整体中设置的浅浮置P型区域以外，仅在浮置单元部的中央部中还设置比沟槽深的浮置P体区。

在日本特开2010-50307号公报(专利文献8)中公开了以下技术：在并非IE型而一般型的IGBT中，在包括沟槽的下端部的区域内设置N型空穴势垒区域。

在先技术文献

专利文献

专利文献1：日本特开平6-13621号公报

专利文献2：日本特开2005-340626号公报

专利文献3：美国专利公开2009-39386号公报

专利文献4：日本特表2002-534811号公报

专利文献5：美国专利第6445048号公报

专利文献6：日本特开2009-43782号公报

专利文献7：日本特开2000-307116号公报

专利文献8：日本特开2010-50307号公报

发明内容

作为导通电阻低的IGBT，广泛使用着沟槽IGBT，但是为了进一步加快传导率调制，开发出了利用IE(Injection Enhancement：注射增强)效果的IE型沟槽IGBT。在该IE型沟槽IGBT中，在单元区域内，交替或者梳齿状地配置实际与发射电极相连接的有源单元以及具有浮置P体区的待用(inactive)单元(或者浮置单元)，由此构成为在半导体衬底的装置主面侧(发射极侧)容易累积空穴(正空穴)。

在此，本申请的发明者进行研究的结果可知，在作为要使IE型沟槽IGBT中的传导率调制进一步加快以及使装置简单化而扩大待用单元的宽度时，在待用单元中不存在发射极触点，因此耐压迅速地下降。

本申请的发明是为了解决这些问题而完成的。

本发明的目的在于提供一种可靠性高的半导体器件以及半导体器件的制造工艺。

根据本说明书的记述以及附图可知本发明的上述目的、其它目的以及新特征。

简单说明本申请中公开的发明中具有代表性的技术方案的概要如下。

即，在本申请的一个发明中，在IE型沟槽IGBT中，构成单元区域的各线状单位单元区域主要由线状有源单元区域和线状待用单元区域构成，该线状有源单元区域在其长度方向上被分割为具有发射区域的有源区和待用区。

简单说明本申请所公开的发明中具有代表性的技术方案的概要如下。

即，在IE型沟槽IGBT中，构成单元区域的各线状单位单元区域主要由线状有源单元区域和线状待用单元区域构成，该线状有源单元区域在其长度方向上被分割为具有发射区域的有源区和待用区，因此能够进一步加强IE效果。

附图说明

图1是用于说明本申请的主要实施方式的轮廓的IE型沟槽栅IGBT装置芯片的单元区域及其周边的上表面模式布局图。