[发明专利]用于测量大规模阵列器件特性的电路

说明书

技术领域

本发明涉及微电子半导体技术领域，特别涉及一种用于测量大规模阵列器件特性的电路。

背景技术

器件缩小到纳米尺度之后，一系列非理想的工艺条件将导致器件参数(如沟道长度、栅氧化层厚度和沟道掺杂浓度等)偏离其设定值，从而影响器件的特性(如阈值电压、亚阈值斜率、开关态电流等)。

大量单独器件的特性的测量需要大量的PAD(接口)，耗费大量的面积，而且不能忽略PAD对器件特性的影响。将大量器件组成阵列，可以减少PAD的使用，节省面积，而且可以排除PAD的影响(因为PAD对每个器件的影响可以认为是相同的)。然而，对不同类型的器件阵列，测试方法往往是不同的，即很难实现用同一种方法既能测量NMOS又能测量PMOS器件阵列的特性。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何在不大幅增加电路的复杂度的前提下，实现一次选中一个器件进行直流电学特性的测量，同时在不改变电路结构的前提下既可以测量NMOS又可以测量PMOS器件阵列的特性。

(二)技术方案

为解决上述技术问题，本发明提供了一种用于测量大规模阵列器件特性的电路，所述电路包括：待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、电平转换模块以及电学参数测量模块，

所述电平转换模块用于将外部电压源加在待测器件阵列中所有待测单元中选择管的栅极上，从而控制所述待测单元中选择管的栅极电压；

所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。

优选地，所述待测单元包括：选择管和待测管，所述选择管和待测管均为MOS管，所述选择管的源极与所述待测管的栅极连接。

优选地，所述电学参数测量模块包括：源电学参数测量子模块、栅电学参数测量子模块、以及漏电学参数测量子模块，所述源电学参数测量子模块、栅电学参数测量子模块、以及漏电学参数测量子模块均由电学参数测量单元构成，每个电学参数测量单元均设有五个端口，所述五个端口分别为：Select端口、InOut端口、ToPad1端口、ToPad2端口、以及ToPad3端口，当Select端口的信号为选中时，InOut端口分别与ToPad1端口以及ToPad2端口连通，当Select端口的信号为非选中时，InOut端口与ToPad3端口连通。

优选地，所述源电学参数测量子模块和栅电学参数测量子模块中的电学参数测量单元数量均与所述待测器件阵列中待测单元的行数相同，所述漏电学参数测量子模块中的电学参数测量单元数量与所述待测器件阵列中待测单元的列数相同，所述源电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的源选择单元、InOut端口连接所述待测器件阵列中与其对应行的待测单元中待测管的源极、ToPad1端口连接源Drive接口、ToPad2端口连接源Sense接口、ToPad3端口连接源sink接口，所述漏电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的漏选择单元、InOut端口连接所述待测器件阵列中与其对应列的待测单元中待测管的漏极、ToPad1端口连接漏Drive接口、ToPad2端口连接漏Sense接口、ToPad3端口连接漏Clamp接口，所述栅电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的源选择单元、InOut端口连接所述待测器件阵列中与其对应行的待测单元中选择管的漏极、ToPad1端口连接栅Drive接口，ToPad2端口连接栅Sense接口，ToPad3端口连接栅Clamp接口。

所述电平转换模块包括多个电平转换单元，所述电平转换单元的数量与所述待测器件阵列中待测单元的列数相同，所述电平转换单元包括三个端口：电压源端口Vpp、数据输入端口Data-In和数据输出端口Data-Out，所述待测器件阵列中每一列的阵列单元的选择管的栅极均与该列所述电平转换模块的电平转换单元的数据输出端口Data-Out连接，每个电平转换单元的数据输入端口Data-In均与所述选中逻辑模块的漏选择单元连接，每个电平转换单元的电压源端口Vpp与外部电压源连接。

优选地，所述待测器件阵列中所有的选择管和待测管的衬底都相连。

优选地，所述电学参数测量单元均由两个传输门、一个反相器和一个MOS管构成。

优选地，所述选择管的漏极泄露电流小于待测管的栅极泄露电流。