[发明专利]一种Booth乘法器

权利要求书

1.一种Booth乘法器，其特征在于，包括

Booth编码电路，用于对二进制乘数B进行编码；所述编码过程如下：设乘数B为n比特，当B为奇数时，B=B_nB_n-1B_n-2…B₂B₁B₀，令B_n=0，当B为偶数时，B=B_n-1B_n-2…B₂B₁B₀，B_i∈{0,1},i＝0,1,..,n-1；以B_2i′+1B_2i′B_2i′-1为一组，对乘数B进行Booth编码，得到信号X₁,X₂,Ne’g；其中i′＝0,1,…,[n/2]，令B_-1＝0，X1=B2i′+1⊕B2i′,]]>X2=B2i′⊕B2i′-1,]]>Neg=B_2i′+1；

Booth解码电路，用于将信号X₁,X₂,Neg结合二进制被乘数A生成部分积项；所述生成部分积过程如下：设被乘数A为m比特，A=A_m-1A_m-2…A₂A₁A₀，设PPkj为第k个部分积项中的第j位，j=0,1,…m，则PPkj=X2(Aj⊕Neg)+X‾2[X1(Aj-1⊕Neg)+X‾1Neg];]]>

压缩器，用于将对解码电路产生的多个部分积项进行累加操作，得到两个累加值；

进位保留加法器，用于对多个部分积项经过压缩器后得到的两个累加值进行进位保留的相加操作，得到最终乘积结果。