[发明专利]半导体设备

权利要求书

1.一种半导体设备，包括：

用户电路，具有多个触发器；以及

连接路径，该连接路径在测试模式中将所述多个触发器相连并且形成扫描链，其中

所述连接路径具有逻辑运算电路或反相值连接路径，所述逻辑运算电路对所述多个触发器中的任意触发器的非反相输出值执行逻辑运算并输出结果，所述反相值连接路径向后一级触发器输出所述多个触发器中的任意触发器的反相输出值。

2.根据权利要求1所述的半导体设备，其中，所述逻辑运算电路是逻辑非电路。

3.根据权利要求1所述的半导体设备，其中，所述连接路径包括多个逻辑运算电路或反相值连接路径，或者它们两者。

4.根据权利要求1所述的半导体设备，其中，所述逻辑运算电路以指定值和触发器的非反相输出值作为输入，并且是如下运算电路中的任一者：与运算电路、或运算电路、异或运算电路、与非运算电路、或非运算电路和异或非运算电路。

5.根据权利要求4所述的半导体设备，其中，所述指定值是伪随机值。

6.根据权利要求4所述的半导体设备，其中

所述指定值在产品出厂之前被设为第一值，并且在产品出厂之后被设为与所述第一值不同的第二值，并且

所述逻辑运算电路执行逻辑运算以使得在产品出厂之前，所述第一值和所述非反相输出值的逻辑运算值是所述非反相输出值，并且在产品出厂之后，所述第二值和所述非反相输出值的逻辑运算值是固定值。

7.一种半导体设备，包括：

用户电路，具有与第一时钟信号同步地操作的多个触发器；

连接路径，该连接路径在测试模式中将所述多个触发器相连并且形成与所述第一时钟信号同步地执行移位操作的扫描链；以及

时钟生成电路，该时钟生成电路对指定值和所述第一时钟信号执行逻辑运算并且输出第二时钟信号，其中，

所述多个触发器中的任意触发器在测试模式中时与所述第二时钟信号同步地操作，并且在用户模式中时与所述第一时钟信号同步地操作。

8.根据权利要求7所述的半导体设备，其中，所述时钟生成电路的逻辑运算是如下运算中的任一者：与运算、或运算、异或运算、与非运算、或非运算和异或非运算。

9.根据权利要求7所述的半导体设备，其中，所述指定值是伪随机值。

10.根据权利要求7所述的半导体设备，其中，所述连接路径包括逻辑运算电路或反相值连接路径，所述逻辑运算电路对所述多个触发器中的任意触发器的非反相输出值执行逻辑运算并输出结果，所述反相值连接路径向后一级触发器输出所述多个触发器中的任意触发器的反相输出值。