[发明专利]LDMOS晶体管及制造方法有效

申请号：	201210162451.6	申请日：	2012-05-18
公开（公告）号：	CN103426927B	公开（公告）日：	2016-04-13
发明（设计）人：	杨文清;邢军军;赵施华	申请（专利权）人：	上海华虹宏力半导体制造有限公司
主分类号：	H01L29/78	分类号：	H01L29/78;H01L29/36;H01L21/336;H01L21/265
代理公司：	上海浦一知识产权代理有限公司 31211	代理人：	王江富
地址：	201203 上海市浦东***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	ldmos 晶体管制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体技术，特别涉及一种LDMOS晶体管及制造方法。

背景技术

LDMOS(LateralDiffusedMedalOxideSemiconductor，横向扩散金属氧化物半导体)晶体管，其由于更容易与CMOS工艺兼容而被广泛用作功率MOS管。常见的LDMOS晶体管结构如图1所示，在N埋层之上形成有P 外延，在P外延上部形成有一P阱及一N阱，所述P阱上部形成有一N+（N 型重掺杂）区作为源极，并形成有一P+（P型重掺杂）区作为P阱接地极，源极同P阱接地极之间由场氧隔离，所述N阱上部形成有一N+（N型重掺杂）区作为漏极，源、漏之间的P外延上方形成有场板作为栅极，场板同P 外延之间形成有栅氧。

LDMOS晶体管在正向偏置工作时是多数载流子导电，通常被看成是不存在二次击穿的器件。LDMOS晶体管具有一个寄生NPN三极管，寄生NPN三极管的集电极和发射极同时也是MOS管的漏极和源极。当MOS管漏极存在大漏极电流Id和高漏极电压Vd时，器件内电离作用加剧,会有较高的碰撞电离发生并产生较高的衬底电流，其中衬底空穴电流会被衬底和接地的P阱吸收，衬底空穴电流在流向P阱的接地极时会沿着电流的路径产生电压降而抬高源极附近P阱电位，从而提高LDMOS的源极N+/P阱结的正向电压，当P阱电阻较大时，较小的空穴电流就有可能产生较高的电压降，使源极 N+/P阱结正向导通，从而激活由源、P阱和N阱构成的寄生NPN三极管，大量的衬底空穴电流，经寄生NPN三极管的基极流入LDMOS晶体管源极，寄生NPN三极管集电极(即MOS管漏极)电压快速返回达到寄生NPN三极管基极开路时的击穿电压，寄生NPN三极管导通使功率MOS管由高电压小电流迅速过渡到低压大电流状态,即出现所谓的回跳(snapback)现象，致使 LDMOS晶体管烧毁。

发明内容

本发明要解决的技术问题是，防止LDMOS晶体管因寄生的NPN管触发而被烧毁。

为解决上述技术问题，本发明提供了一种LDMOS晶体管，其结构是在P 外延上部形成有一P阱及一N阱，所述P阱上部形成有一N+区作为源极，并形成有一P+区作为P阱接地极，所述N阱上部形成有一N+区作为漏极，

所述作为源极的N+区与作为P阱接地极的P+区相邻接；

所述作为源极的N+区及作为P阱接地极的P+区的下方的P阱中形成有一低阻P+区，所述低阻P+区同所述作为P阱接地极的P+区相连接，所述作为P阱接地极的P+区及所述低阻P+区的P掺杂浓度比所述P阱的P掺杂浓度高。

较佳的，所述P阱的掺杂浓度范围为1e16到1e18/cm³；

所述接地极的P+区的掺杂浓度范围为1e19到9e20/cm³；

所述低阻P+区的掺杂浓度范围为5e18到9e20/cm³。

所述P外延下方为N埋层；

所述作为源极的N+区与作为漏极的N+区之间的P外延上方形成有栅氧、场板，栅氧位于P外延同场板之间，场板作为栅极。

为解决上述技术问题，本发明还提供了一种LDMOS晶体管的制造方法，其包括以下步骤：

一.在P外延中形成一P阱及一N阱；