[发明专利]多模维特比解码装置及其解码方法

说明书

技术领域

本发明涉及通讯领域，尤其涉及一种多模维特比解码装置及其解码方法。

背景技术

随着第三代合作伙伴计划(3GPP)长期演进(Long Term Evolution，LTE)技术的发展，移动通信正向着多元兼容稳健的方向发展。也因此，应用市场要求开发一种支持LTE和时分同步码分多址(TD-SCDMA)、宽带码分多址(WCDMA)、码分多址(CDMA)2000等制式的多模芯片。而卷积编码在信道编码中，通过人为增加冗余信息，很好地抗击传输过程中各种各样的噪声和干扰，能使系统具有自动纠正差错的能力，其在单模/多模制式中依然无法替代。

卷积码是在编码过程中引入了寄存器，增加了码元之间的相关性，从而在相同复杂度下获得比传统分组码更高的编码增益。卷积编码有三种格栅终止策略：

直接截尾法(如Direct truncation)，不提供任何关于格栅最终状态到信息给解码器。

零尾法(如Zero turmination)，尾比特0被加到信息比特后面，然后进行编码，这样保证格栅回到特定状态0。

咬尾法(tail biting)中有一种特殊到形式即零尾法，然而其相比零尾法不同的地方是不需要添加尾比特。咬尾法即一个码块在编码之前将卷积码编码器的初始状态设为该码块的最后若干比特，对于循环卷积码，在编码过程结束后编码器又重新回到初始状态，所以解码格栅可以被看成一个圈，在圆的任何位置解码都可以被初始化，也因此其对应的解码可以看成是循环转圈形式。

众所周知，卷积编码的约束度越长，性能会越好，但随之带来的译码复杂度在一定程度上会成倍增加，一般卷积码的约束度被限定在10以下。我们最期望的是降低约束度的同时，其译码性能又不损失或损失很小，于是，在LTE制式下我们引入了上面介绍的约束度较小，又通过特定的回溯方式而保持性能的咬尾卷积编码，同时市场应用要求多模系统必须兼容TD-SCDMA、WCDMA或CDMA 2000的其他编码制式，因此，这对整个译码器的设计提出了极为巨大的挑战。

对于卷积编码所对应的解码算法很多，但其中最有效、最实用的解码算法为最大似然解码，即维特比解码算法。但不同制式编码器的译码算法存在简单堆叠问题，因而无法最大程度的共享资源，无法支持不同码率、不同约束度，又无法保持较高的数据吞吐率，故无法更好地满足高速通讯系统的应用。

发明内容

本发明实施例提供了一种多模维特比解码装置及其解码方法，以解决不同制式编码器的译码算法的简单堆叠问题。

本发明实施例提供了一种多模维特比解码装置，该装置包括：

输入数据存储模块，用于采用乒乓存储的方式存储外部输入的待解码数据，以及根据接收的解码指令读取待解码的数据；

分支路径度量模块，用于向所述输入数据存储模块发送所述解码指令，并接收所述待解码的数据；以及，根据不同的码率指示，对所述待解码数据与编码器的状态输出值进行相关运算，获得分支路径度量值；

模式选择模块，用于根据不同制式，不同约束度和不同编码器的状态输出值，选择不同组合的分支路径度量送入并行加比选模块；

所述并行加比选模块，用于根据状态转移图，将对应状态的度量值与分支路径度量值并行累加计算，获得累加值，并将最大的累加值作为下一状态的新的度量值，向幸存路径存储模块发送幸存路径选择结果，直到所述待解码数据结束；

所述幸存路径存储模块，用于保存所有的幸存路径选择结果；

回溯模块，用于按照不同的编码方式选择不同的回溯方式，根据所述幸存路径存储模块保存的所述幸存路径选择结果，从任意状态或最大的累加值所对应的状态开始回溯，获得解码结果；

时序控制模块，用于向所述分支路径度量模块、所述模式选择模块、所述并行加比选模块、所述幸存路径存储模块和所述回溯模块提供控制信号，以便各模块以流水线的方式操作，所述控制信号包括使能信号、延迟信号和计数信号。

优选地，所述装置还包括：

防溢出模块，用于所述并行加比选模块获得所述累加值之后，当0状态对应的累加值有效位的最高位为1时，根据来自所述时序控制模块的使能信号，将所有获得的累加值有效位的次高位减1，获得新的累加值并作为本次累加计算的结果。