[发明专利]凸块接垫结构

说明书

技术领域

本发明有关于一种半导体封装技术，特别是有关于一种用于电子装置的互连(interconnection)的凸块接垫（bump pad）结构。

背景技术

在微电子工业中，集成电路（integrated circuit,IC）的制造通常包括IC的制作与封装。IC芯片（dies/chips）需经过封装并通过凸块/接合接垫(bump/bond pads)而电性连接至外部电路，例如封装基板、印刷电路板（printed circuit board,PCB）或其他芯片。为了将芯片连接至外部电路，通常会使用接线和/或导电凸块。举例来说，将导电凸块形成于芯片的对应的凸块/接合接垫上，接着将芯片翻转，以将导电凸块连接至形成于外部电路上所对应的接触接点（contact）上。

近来，由于制造成本持续增加以及加上环境因素，越来越多使用无铅焊料来作为导电凸块。然而，上述的无铅焊料会因为无铅焊料的迁移而造成白凸块（white bump）的现象。「白凸块」表示在封装中，因为连接芯片时垂直应力的转移或是因为连接芯片之后进行其他热工序步骤而造成芯片破裂的问题。由于坚硬的无铅凸块，使白凸块的问题在无铅覆晶接合（Controlled Collapse Chip Connection,C4）技术中特别的严重。

图1为用于芯片的现有技术的凸块接垫结构100的剖面示意图。凸块接垫结构100包括绝缘层101，例如低介电材料（low-k material）层，其具有多层互连结构，包括彼此分隔开的金属层102、104、106及108。再者，金属介层插塞（via plug）(例如，金属介层插塞103、107)设置于金属层102、104、106及108之间，且与其电性连接。多层互连结构通常连接至芯片中的电子装置（未绘出）。凸块接垫112直接形成于多层互连结构的最上层金属层108上，且其局部为钝化保护层110所覆盖。凸块下方金属（underbump metallurgic,UBM）层114形成于凸块接垫112上，且露出于钝化保护层110，用以放置无铅焊料凸块（未绘出）。

在上述的凸块接垫结构100中，凸块接垫112通常使用较大的介层窗（via）112a来连接多层互连结构，因而产生较大的垂直应力。为了防止绝缘层101因施加的应力而受到损害，通常会使用至少二层较厚的金属层106及108。若仅使用一层较厚的金属层，较大的垂直应力会引发如上所述的「白凸块」的问题，因而降低装置的可靠度。然而，使用二层较厚的金属层则会增加制造成本。因此，有必要寻求一种新的凸块接垫结构，其能够改善上述的问题。

发明内容

由此，本发明的目的在于提供改良式的凸块接垫结构，以改善上述白凸块的问题。

一种凸块接垫结构的范例实施方式，包括：绝缘层；导电接垫，设置于绝缘层上；环形导电层，埋设于绝缘层内且大体上沿着导电接垫的边缘下方；以及至少一第一导电介层插塞，埋设于绝缘层内且位于导电接垫与环形导电层之间，使导电接垫电性连接至环形导电层。

一种凸块接垫结构的另一范例实施方式，包括：绝缘层；导电接垫，设置于绝缘层上；至少一导电区段，埋设于绝缘层内且大体上沿着导电接垫的边缘下方；以及至少一第一导电介层插塞，埋设于绝缘层内且位于导电接垫与导电区段之间，使导电接垫电性连接至导电区段。

本发明所公开的凸块接垫结构，通过环形导电层/导电区段设置于绝缘层内且大体上沿着导电接垫的边缘下方，以及第一导电介层插塞的设置，可以减轻或排除白凸块的问题。

对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本发明的各目的是明显的。

附图说明

图1为用于芯片的现有技术的凸块接垫结构的剖面示意图；

图2A为根据本发明一实施例的具有环形导电层的凸块接垫结构的剖面示意图；

图2B为图2A中环形导电层的平面示意图；

图3A为根据本发明另一实施例的具有环形导电层的凸块接垫结构的剖面示意图；

图3B为图3A中环形导电层的平面示意图；

图4A为根据本发明一实施例的具有导电区段的凸块接垫结构的剖面示意图；

图4B为图4A中导电区段的平面示意图。

具体实施方式