[发明专利]一种用于CMMB激励器中的基于FPGA的LDPC编码方法

权利要求书

1.一种用于CMMB激励器中的基于FPGA的LDPC编码方法，其特征在于，根据奇偶校验方程                                               公式，结合对奇偶校验矩阵进行LU分解，在FPGA上实现编码，采用流水线结构设计在FPGA实现，主要包括以下步骤：

A.令，设计矩阵乘法运算电路，计算Z；

B.令，利用前向迭代解方程，设计前向迭代运算电路，得到Y，其中Y是M维的列向量；

C.设计后向迭代运算电路，解方程，得到校验比特列向量P；

D.对输入的信息比特列向量S与校验比特列向量P进行重排，得到LDPC输出码字；

其中L、U和矩阵是由CMMB标准中的LDPC编码的校验矩阵H分解得到的。

2.根据权利要求1所述的一种用于CMMB激励器中的基于FPGA的LDPC编码方法，其特征在于：CMMB标准中的LDPC编码的校验矩阵H，采用基于贪心策略的LU分解方法处理，MATLAB编程实现，主要包括以下步骤：

先把H矩阵分割成一个M*M的左方阵和一个M*N的右矩阵，把系统LDPC码的H矩阵分为和两部分，对应校验比特，对应信息比特；

对校验矩阵做LU分解得到下三角矩阵L和上三角矩阵U，通过找主元（即主对角位置上的元素）是否为1；若为1，则把该列该元素下面的所有值赋给L，再把该行该元素后面的所有值赋给U，再把该列主元下面的1都消去；若主元不为1，则在下面的行中找，找到为1的行，然后与该行交换，再重复主元是1的操作；做完一行的操作后，再判断下一个主元，操作和上面一样，直到把待分解的矩阵变成一个上三角矩阵，同时也得到了L和U。