[发明专利]一种用于CMMB激励器中的基于FPGA的LDPC编码方法

说明书

技术领域

本发明是针对CMMB标准中的LDPC编码，所用到编码方法同时适用于基于大型稀疏校验矩阵的LDPC编码。

背景技术

LDPC(Low Density Parity Check Codes,低密度奇偶校验码)编码以其优异纠错性能和低译码复杂度备受关注，在通信及数字广播等领域得到广泛应用。LDPC编码所面临的一个主要问题就是其较高的编码复杂度和编码时延。如何选取合适的算法，达到资源和效率上的平衡，是硬件实现LDPC编码的主要难点。

CMMB标准中对LDPC编码模块的描述：

输入的信息比特列向量S与校验比特列向量P进行重排，得到LDPC输出码字。

CCOL_ORDER(i)=pi,0≤i≤9215-KSi+k-9216,9216-K≤i≤9215---(1.1)]]>

式中：

K——LDPC码信息比特长度

COL_ORDER(i)——CMMB标准中的码字比特向量

LDPC编码的校验比特P={P₀，P₁，P₂，...，P_9215-K}根据校验矩阵H求解如下方程得出：

H×C^T=0                                    (1.2)

式中：

O——（9216-K）行1列的全0列矢量。

H——LDPC奇偶检验矩阵，定义见CMMB标准附录。

现有的编码方式主要包括：

（1）传统的编码方式

LDPC码传统编码算法和一般的线性分组码类似，利用H和G的正交性，只需根据校验矩阵求出生成矩阵G，再利用生成矩阵G进行编码。若S为输入信息向量，则编码后得到的码字向量C为

C=S·G                                    （1.3）

（2）线性分组码通用编码方式

先把H矩阵分割成一个M*M的左方阵A和一个M*N的右矩阵B。把系统LDPC码的H矩阵分为A和B两部分，A对应校验比特，B对应信息比特，用同样方法把码字C分割成M个校验比特P和N-M个系统比特S。奇偶校验方程H×C^T=0变为下式：

[A|B]×[PS]=0---(1.4)]]>

因此，得到校验信息：