[发明专利]一种Nand-flash 存储器写操作的方法和装置

说明书

技术领域

本申请涉及数据存储器写操作的技术领域，特别是涉及一种Nand-flash存储器写操作的方法，以及，一种Nand-flash存储器写操作的装置。 

背景技术

当今，数据存储是计算机使用中的一项重要功能。非易失性存储器，是其中重要的一个类型。 

常用的非易失性存储器，有EEPROM（电可擦写可编程只读存储器）和Nand-flash（非易失性闪存）。 

EEPROM是用户可更改的只读存储器（ROM），其可通过高于普通电压的作用来擦除和重编程（重写）。不需从计算机中取出数据即可修改。通常是个人电脑中的电压来擦写和重编程。地址栏和搜索栏等需要输入关键词的信息输入栏，输入法更加频繁的使用。 

Nand-flash是flash内存的一种。其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。 

目前，传统的EEPROM架构，如图5所示。每一个存储单元有一个浮动栅极（Floating gate cell），以及一个常规NMOS器件（金属-氧化物-半导体）构成，并且每一个存储单元需要一个门极（contact）将存储格（cell）的漏极（drain）引到位线（BL）上，这样一方面单位存储成本相比Flash存储器要高一个数量级，并且很难推进到更先进的工艺节点。这样导致单位存储单元的成本较高，并且不容易得到更高的集成度，增加达到更大容量的产品的成本和难度。 

而Nand-flash如图6所示，NAND Flash的工艺架构为数个存储单元（如16/32/64个存储单元）串联起来，然后通过一个漏极端选通管（DSG）和一个元极端选通管（SSG）控制选通或断开。NAND Flash的结构的优势是能够推进到更先进的工艺节点，比如现在已经到30nm以下。如此 Nand-flash能减小每个存储单元的面积，降低单位存储单元的成本，并且得到更高的集成度。但是运用传统的Nand-flash替代EEPROM时，因为传统的NAND Flash写操作需要先进行擦除的步骤，容易导致同位线上不需要擦除的其他数据出现错误，使存储的数据产生误差，造成运行中不稳定，可靠性较差。 

因此，本领域技术人员迫切需要解决的问题是：提供一种Nand-flash存储器写操作的方法和装置，防止所述Nand-flash写操作产生的数据错误，提高所述Nand-flash写操作的稳定性和可靠性。 

发明内容

本申请所要解决的技术问题是提供一种Nand-flash存储器写操作的方法，用以防止所述Nand-flash写操作产生的数据错误，提高所述Nand-flash写操作的稳定性和可靠性。 

相应的，本申请还提供了一种Nand-flash存储器写操作的装置，用以保障上述方法在实际中的应用。 

为了解决上述问题，本申请公开了一种Nand-flash存储器写操作的方法，所述Nand-flash中包括存储阵列；所述的方法，具体可以包括： 

接收写操作指令，所述写操作指令中包括目标数据和目标地址； 

根据所述目标地址将需要执行写操作的page数据读取到缓存器中； 

将所述目标数据和page数据更新生成目标page数据； 

对存储所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中； 

对所述目标page数据进行ECC检测。 

优选的是，所述存储阵列包括存储单元；所述的方法，还可以包括： 

使用wear level算法选取所述存储单元； 

用相邻的两个存储单元表征一比特数据。 

优选的是，所述根据目标地址将需要执行写操作的page数据读取到缓存器中的步骤可以包括： 

根据目标地址在所述存储阵列中查询，获取对应数据； 

将所述对应数据所属的page数据读取到缓存器中。 

优选的是，所述将目标数据和page数据更新生成目标page数据的步骤可以包括： 

将所述目标数据替换所述对应数据； 

所述page数据中的非对应数据保留不变。 

优选的是，所述对目标page数据进行ECC检测的步骤可以包括： 

对所述目标page数据中更新的目标数据进行奇偶校验； 

对编写到所述存储阵列中的目标page数据再次进行奇偶校验。 

优选的是，所述使用wear level算法选取所述存储单元的步骤可以包括： 

计算所述存储单元的使用频率；