[发明专利]浅沟槽隔离的制造方法和CMOS的制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及浅沟槽隔离的制造方法和CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）的制造方法。

背景技术

随着半导体工艺进入深亚微米阶段后,为实现高密度、高性能的大规模集成电路,半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术（STI,Shallow Trench Isolation）来实现有源器件的隔离，如CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）器件中，NMOS（N-Mental-Oxide-Semiconductor，N型金属氧化物半导体）晶体管和PMOS（P-Mental-Oxide-Semiconductor，P型金属氧化物半导体）晶体管之间的隔离层均采用STI工艺形成。

如图1a至图1c所示，现有的STI工艺流程通常是在半导体衬底1上，如在Si衬底1上形成衬垫氧化层2，并在氧化衬垫层2上沉积一层硬掩膜层3，如氮化硅（SiN），并对硬掩膜层3进行图案化以对应半导体衬底中浅沟槽位置，通过图案化的硬掩膜层3对半导体衬底1进行刻蚀，形成浅沟槽4；在浅沟槽4中生长一层衬垫氧化层，并执行亚常压化学气相沉积（SACVD）结合高深宽比工艺（HARP）填充氧化物5，然后在高温下致密化；执行化学机械抛光（CMP，Chemical Mechanical Polish）去除多余的氧化物5以平坦化；最后湿法刻蚀去除硬掩膜层3和剩余的衬垫氧化物层2。在随后的制作CMOS的现有工艺中，在STI结构的两侧衬底1上分别进行离子注入以形成N阱和P阱，N阱和P阱由所形成的浅沟槽隔离结构进行隔离，其中N阱和P阱称为有源区，浅沟槽隔离区域称为无源区。

如图1c所示，由于现有工艺中，去除硬掩膜层3和剩余的衬垫氧化物层2的过程中，氧化物层5顶端也会受到湿法刻蚀的影响而损失，在氧化物层5顶端与衬底交界面处会形成凹陷6；在随后制造CMOS的工艺中，在氧化物层5两侧的衬底表面会热氧化生长栅氧化层，由于形貌的影响，在凹陷6处，即衬底1中浅沟槽顶部侧壁处的衬底1表面生成的栅氧化层要比位于水平表面处生成的栅氧化层薄，此时相当于在有源区边缘生成薄栅氧化层的寄生晶体管，并由此诱发窄沟道效应（Narrow width effect，NWE），Burenkov& Lorenz，Fraunhofer Institut（2003），从而降低半导体器件的阈值电压，使得窄沟道半导体器件的有效开启电压降低，漏电变大。

发明内容

有鉴于此，本发明提供一种浅沟槽隔离的制造方法和CMOS的制造方法，以控制窄沟道效应，进而降低半导体器件的漏电，提升半导体器件性能。

本发明采用的技术手段如下：一种浅沟槽隔离的制备方法，包括：

提供衬底，在所述衬底上依次形成衬垫氧化层和硬掩膜层，图案化所述硬掩膜层并对衬垫氧化层以及衬底进行刻蚀形成浅沟槽；

沉积氧化物以在所述浅沟槽内形成第一填充氧化物，并对所述浅沟槽内沉积的第一填充氧化物进行回刻，以使刻蚀后的第一填充氧化物厚度小于所述浅沟槽的深度，以暴露部分所述浅沟槽的顶部侧壁；

以所述硬掩膜层作为屏蔽，执行倾斜氟离子注入，以对暴露的所述顶部侧壁进行掺杂；

再次沉积氧化物，以形成完全填充所述浅沟槽的第二填充氧化物，并执行化学机械研磨，以暴露所述硬掩膜层表面；

刻蚀去除所述硬掩膜层及衬垫氧化层，以形成浅沟槽隔离结构。

进一步，所述衬垫氧化层、氧化物的材料为氧化硅，所述硬掩膜层的材料为氮化硅。

进一步，所述浅沟槽隔离槽的深度为2000~4000埃，暴露的所述顶部侧壁的高度为100~1000埃。

进一步，所述倾斜氟离子注入的倾斜角度为5°至45°，所述氟离子注入能量为1kev至100kev，剂量为1E12/cm²至1e15/cm²。

进一步，对所述浅沟槽内沉积的第一填充氧化物进行回刻采用干法刻蚀。

本发明还提供了一种CMOS的制造方法，包括：

提供衬底，在所述衬底上依次形成衬垫氧化层和硬掩膜层，图案化所述硬掩膜层并对衬垫氧化层以及衬底进行刻蚀形成浅沟槽；

沉积氧化物以在所述浅沟槽内形成第一填充氧化物，并对所述浅沟槽内沉积的第一填充氧化物进行回刻，以使刻蚀后的第一填充氧化物厚度小于所述浅沟槽的深度，以暴露部分所述浅沟槽的顶部侧壁；