[发明专利]时钟生成电路及其控制方法和显示设备驱动电路

权利要求书

1.一种时钟生成电路，包括：

时钟提取电路，从时钟和数据叠加于其上的嵌入信号提取出提取时钟；以及

停止检测电路，基于所述嵌入信号和所述提取时钟检测所述提取时钟的停止并且输出将所述时钟提取电路复位为初始状态的复位信号，

其中所述停止检测电路包括：

嵌入信号监视单元，基于所述嵌入信号生成第一比较信号，

提取时钟监视单元，基于所述提取时钟生成第二比较信号，以及

比较器，比较所述第一比较信号与所述第二比较信号并且基于所述比较的结果输出所述复位信号。

2.根据权利要求1所述的时钟生成电路，其中当未检测到所述提取时钟而检测到所述嵌入信号时，所述停止检测电路输出所述复位信号。

3.根据权利要求1所述的时钟生成电路，

其中所述嵌入信号监视单元是将所述嵌入信号的频率分频的分频电路，并且

其中所述第一比较信号是通过将所述嵌入信号的频率分频而获得的分频信号。

4.根据权利要求3所述的时钟生成电路，其中所述数据是具有固定数据长度的串行信号，并且所述分频电路是将所述嵌入信号的频率除以比所述串行信号的数据长度值更大的数的分频电路。

5.根据权利要求3所述的时钟生成电路，其中所述分频电路将所述嵌入信号的频率分频，使得分频信号的周期比所述提取时钟的周期更长。

6.根据权利要求1所述的时钟生成电路，其中所述提取时钟监视单元基于所述提取时钟和所述第一比较信号生成所述第二比较信号。

7.根据权利要求6所述的时钟生成电路，其中所述提取时钟监视单元是移位电路，所述移位电路生成通过根据所述提取时钟将所述第一比较信号的时刻移位而获得的所述第二比较信号。

8.根据权利要求7所述的时钟生成电路，

其中所述移位电路包括触发器，并且

其中所述触发器根据所述提取时钟锁存所述第一比较信号并且输出所述锁存信号作为所述第二比较信号。

9.根据权利要求1所述的时钟生成电路，其中当所述第一比较信号的信号电平和所述第二比较信号的信号电平彼此不一致时，所述比较器输出所述复位信号。

10.根据权利要求9所述的时钟生成电路，

其中所述比较器包括异或电路，并且

其中所述异或电路对所述第一比较信号和所述第二比较信号执行异或运算并且输出所述运算的结果作为所述复位信号。

11.根据权利要求1所述的时钟生成电路，其中在输出所述提取时钟之时，所述比较器在所述第一比较信号的高电平时段和所述第二比较信号的高电平时段相互重叠时的时刻比较所述第一比较信号与所述第二比较信号。

12.根据权利要求1所述的时钟生成电路，其中所述比较器在基于所述嵌入信号的时刻比较所述第一比较信号与所述第二比较信号。

13.根据权利要求1所述的时钟生成电路，其中所述比较器在比所述第一比较信号的周期更短的周期的时刻比较所述第一比较信号与所述第二比较信号。

14.根据权利要求1所述的时钟生成电路，

其中所述第一比较信号是通过将所述嵌入信号的频率除以2^N而获得的分频信号，N是自然数，并且

其中所述比较器在通过将所述嵌入信号的频率除以2^N-1而获得的分频信号的时刻比较所述第一比较信号与所述第二比较信号。

15.根据权利要求14所述的时钟生成电路，

其中所述比较器包括触发器，并且

其中所述触发器在通过将所述嵌入信号的频率除以2^N-1而获得的分频信号的时刻锁存所述第一比较信号与所述第二比较信号的比较结果并且输出所述锁存信号作为所述复位信号。

16.根据权利要求1所述的时钟生成电路，还包括：

时钟输出电路，输出提取控制信号，所述提取控制信号控制时钟的提取范围，

其中所述时钟提取电路基于所述提取控制信号而从所述嵌入信号提取出提取时钟。