[发明专利]时钟生成电路及其控制方法和显示设备驱动电路

说明书

相关申请的交叉引用

包括说明书、附图和说明书摘要的、于2011年5月27日提交的日本专利申请No.2011-119141的公开内容通过整体引用而结合于此。

技术领域

本发明涉及一种时钟生成电路、显示设备驱动电路和时钟生成电路的控制方法，并且具体地涉及一种用于根据其中时钟叠加于数据上的嵌入信号生成恢复时钟的时钟生成电路、显示设备驱动电路和时钟生成电路的控制方法。

背景技术

近年来，在高速串行I/F中，数据发送/接收方法已经广泛普及，其中发送侧发送其中串行数据的第一时钟嵌入于数据中的嵌入信号，而接收侧从接收的嵌入信号提取串行数据的第一时钟的边沿信息、按照从第一时钟的提取边沿恢复的恢复时钟(再现时钟)对数据采样并且恢复原串行数据。

在这样的高速串行I/F的接收电路中，DLL(延迟锁定环)用来生成用于基于输入的嵌入信号提取数据的恢复时钟。

作为使用DLL的时钟生成电路，例如已知专利文献1至3。在专利文献1至3中未描述嵌入信号。

[专利文献1]

日本待审专利公开No.2010-21706

[专利文献2]

日本待审专利公开No.2009-278528

[专利文献3]

日本专利No.3945894

发明内容

当对参考信号执行反馈控制时，DLL进入锁定状态并且生成延迟信号。因此，在使用DLL的时钟生成电路中，如果参考信号停止，则不能执行反馈控制，从而也停止生成时钟。参考信号的停止原因可能是由于时钟生成电路中的不稳定状态所致的故障。

为了防止这样的故障，在专利文献3中描述了用于在通电时使电路复位的通电复位信号。

图10示出了现有技术的时钟生成电路中的通电复位信号的复位操作。当对设备通电(S901)时，先激活通电复位电路并且生成通电复位信号(S902)，生成的通电复位信号使时钟生成电路的内部状态复位(S903)，然后生成时钟并且正常操作开始(S904)。

然而在由通电复位信号复位时，电源在通电时的启动条件可以影响和控制是否执行复位。

图11示出了在通电时在电源电压与通电复位信号之间的关系。根据电压波形在通电之后的上升来生成通电信号。当电压波形的梯度如图11中的(a)所示为适度时，通电复位信号的脉冲宽度为宽，而当电压波形的梯度如图11中的(b)所示为大时，通电复位信号的脉冲宽度为窄。因此，当电压波形锐利时，通电复位信号很窄，从而可能不根据电路正确执行复位。在这一情况下，未复位时钟生成电路并且时钟的生成保持停止。如果将根据电源的所有上升波形生成使电路确实复位的通电复位信号，则需要为显示设备制造商定义显示设备驱动电路的电源的上升时间的规范，从而削弱显示设备驱动电路的通用性。另外，即使在最坏条件下仍然需要遵守电源的上升时间的规范，从而通电复位在规范定义的时间段期间有效。因此，终端用户需要等待仅在最坏条件下必要的时间段以便启动设备。另外，即使显示设备制造商试图缩短电源的上升时间以缩短显示设备在通电之后的启动时间，驱动电路在规范定义的时间段期间也不启动，从而这也削弱了显示设备驱动电路的通用性。

如果电路在正常操作开始之后出现故障，则仅通过通电复位信号的复位不能正常地生成时钟。

图12示出了其中在现有技术的时钟生成电路中通电复位之后出现故障的操作。如图10中所示，通电并且正常操作在通电复位之后开始(S901至S904)。随后，如果电路的内部状态由于外部噪声等而变得不稳定，则停止生成时钟(S905)。如果未恢复内部状态，则保持停止生成时钟而不恢复(S906)。

如上文描述的那样，在现有技术的时钟生成电路中有如下问题：即使通电复位信号用来从其中停止生成时钟的状态恢复状态，仍然可能在通电时不复位电路，并且不可能在故障出现于正常操作期间时恢复正常状态。

根据本发明一个方面的一种时钟生成电路包括：时钟提取电路，从时钟和数据叠加于其上的嵌入信号提取出提取时钟；以及停止检测电路，基于嵌入信号和提取时钟检测提取时钟的停止并且输出将时钟提取电路复位为初始状态的复位信号。