[发明专利]具有加强帽盖层的半导体结构及其制作方法

说明书

技术领域

本发明涉及半导体元件技术领域，更特定言之，本发明涉及一种具有加强帽盖层的微细半导体结构以及其制作方法。

背景技术

凹入式沟道存取晶体管(recessed channel access transistor,RCAT)元件已被应用在高密度的动态随机存取存储器中，用以提高记忆单元的积集度。一般而言，凹入式沟道存取晶体管元件会形成在一凹蚀于基材表面的凹陷沟槽中，包括形成在凹陷沟槽底部及侧壁表面的一栅极氧化层，以及填满凹陷沟槽的导电材或所谓的凹入式栅极，故其结构不同于那些栅极设于基材主表面上的平面式栅极晶体管。

随着半导体元件的微缩，相邻半导体关键结构(如栅极)之间的间距也跟着越来越小，因而衍生出侧壁子薄化以与栅极间底部空间不足等问题。当半导体元件的工艺能力达到70微米或更小时，侧壁子(通常是氮化硅侧壁子)的厚度控制会变得特别重要。由此可知，目前仍需要一种改良的工艺方法，能够使侧壁子的厚度尽可能缩小，借此增加栅极间底部空间，却又不会造成栅极导体与漏极/源极接触的桥接。

发明内容

本发明的主要目的在提供一种改良的微细半导体结构，例如栅极导体结构，使栅极间具有较宽的底部空间，特别适合于高密度DRAM阵列。

本发明的另一目的在提供一种改良的微细半导体结构，例如栅极导体结构，以避免或减缓刻蚀时的侧壁子薄化问题。

根据本发明的一实施例，本发明一种半导体结构包含有：一基材；一主体结构，位于所述基材上；一侧壁子，设于所述主体结构的一侧壁表面；以及至少一加强帽盖层，设于所述侧壁子的一上端表面。

根据本发明的另一实施例，本发明一种凹入式栅极结构，包含有：一基材，其上有一凹陷沟槽；一主体结构，设于所述基材上且填入所述凹陷沟槽中；一侧壁子，设于所述主体结构的一侧壁表面；以及至少一加强帽盖层，设于所述侧壁子的一上端表面。

根据本发明的另一实施例，本发明一种凹入式栅极结构，包含有：一基材，其上有一凹陷沟槽；一主体结构，设于所述基材上且填入所述凹陷沟槽中；一第一侧壁子，设于所述主体结构的一侧壁表面；一转角氧化物，介于所述第一侧壁子、所述主体结构以及所述基材之间；一第二侧壁子，设于所述第一侧壁子与所述转角氧化物上；以及至少一加强帽盖层，设于所述第二侧壁子的一上端表面。

为让本发明的上述目的、特征及优点能更为明显易懂，下文特举数个优选实施方式，并配合所附图式作如下详细说明。然而如下的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。

附图说明

图1为依据本发明实施例所绘示的具有加强帽盖层的微细半导体结构1a的横断面示意图；

图2为依据本发明另一实施例所绘示的具有加强帽盖层的凹入式栅极结构1b的横断面示意图；

图3为依据本发明另一实施例所绘示的具有加强帽盖层的凹入式栅极结构1c的横断面示意图；以及

图4A至图4I例示出制作具有图3中凹入式栅极结构的半导体元件的方法。

其中，附图标记说明如下：

1a    微细半导体结构        70    L形转角氧化物

1b    凹入式栅极结构        100’ 栅极结构

1c    凹入式栅极结构        101    存储阵列区

1c’  凹入式栅极结构        102    周边电路区

10    基材                  112    底部导体层

10a   凹陷沟槽              114    材料层

11    主体结构              116    上部掩膜层

11a   上表面                118a   第一侧壁子

11b   侧壁表面              120    凹陷区

12    底部导体层            130    介电层

14    材料层                130a   氧化物侧壁子

16    上部掩膜层            140    凹陷区

18    侧壁子                170    L形转角氧化物

18a   第一侧壁子            180    侧壁子材料层