[发明专利]一种用于LTE的并行Turbo码内交织器的实现方法

说明书

技术领域

本发明属于移动通信及编码技术领域，尤其涉及第三代移动通信技术的长期演进技术（简称LTE），更属于Turbo编码技术的范畴。

背景技术

Turbo码是目前公认的最好的前向纠错码之一，被3GPP LTE（3^rdGeneration Partnership Project Long Term Evolution，第三代合作伙伴计划长期演进）TS36.212协议所采用，Turbo编码器结构如图1所示，由两个分量码编码器和一个码内交织器组成，其中码内交织器在Turbo码中发挥着关键作用，直接影响Turbo码的译码性能。LTE采用的是二次置换多项式（QPP）交织器，具有“最大无争用”特性，根据3GPP TS 36.212 V10.0.0协议的定义，其表达式为：

∏(i)＝mod((f₁i+f₂i²)，k)

其中i＝0，1，…，k-1。k为码块长度，f₁、f₂的值与码块大小k值有关，见表1。具体参数由36.212协议5.1.3.2.3表7所定义。

由3GPP LTE对下行数据吞吐的要求，如在4天线的情况下，一个TTI（1ms）的时间内最大需要处理的TB_SIZE为149776比特，对其进行码块分割和CRC操作加上CRC校验位，实际待处理的比特数要大于149776比特。假定下行处理时钟为245.76MHz，下行按照传统的串行Turbo编码方案去实现，那么需要的处理时间大于600μs，如果算上CRC、码块分割以及速率匹配的时间开销，那么这种处理方式已经达到了下行链路的处理极限，不便于单板性能的扩展。Turbo编码中，两个分量码的编码采用并行方式易于实现，形式也相对固定。并行交织器的设计具有较大的灵活性，目前现有的并行交织器，对于某些码块长度的交织运算过程复杂，如码块长度为3456、4608、4992、5248等数十个，可操作性不强，在交织求模过程中时钟数不确定，并且随着码块长度的变大，时钟数急剧上升，性能急剧变差，这对于缩短大码块编码时间的初衷是相反的，在FPGA实现中较之串行交织器没有实质性的改善，本发明从算法优化入手，结合FPGA器件的特点，提出了本交织器的解决方案，本方案极大降低了现有并行交织器的运算复杂度，解决了下行业务信道编码效率的瓶颈问题。

在Turbo编码并行化过程当中，结合表1提供的188种K值大小，这些K值都为8的整数倍，故可以采用8比特并行编码方式，由此所设计的交织器也为8位并行码内交织器。

表1Turbo码内交织器参数