[发明专利]存储可靠性验证技术

说明书

技术领域

本发明总体上涉及存储领域，更具体地，涉及用于验证存储可靠性的设备和方法。

背景技术

半导体存储器为个人计算机系统、基于嵌入式处理器的系统、视频成像电路、以及通信设备等存储数字编码数据。

通常，存储设备包括按照行和列布置的存储单元阵列，其中，每个存储单元包括存储至少一位数据（例如，逻辑“1”或逻辑“0”）的数据存储元件。尽管这些数据存储元件通常提供可靠的数据保持力，但是在某些情况下可能发生数据错误。例如，这种数据错误可能导致已经写入单元的预期是逻辑“1”被读作逻辑“0”，或相反。由于数据错误会导致系统中不期望的结果，所以工程师力图限制存储设备中数据错误的数量。

内建自测（BIST）模块是已开发出的、为了限制或防止数据错误的一项技术。BIST模块通常向阵列写入“1”和/或“0”模式，随后读取阵列的存储单元以检查相同的“1”和/或“0”模式是否被回读。经常在存储设备运送给终端用户前执行BIST测试（例如，在生产工厂中执行BIST测试），然而，有时也可以在用户已使用该设备之后执行BIST测试。在任一情况下，如果识别出故障单元，那么BIST模块可以将该故障单元的地址映射至冗余（可靠）存储单元的地址，使得意图访问该不为终端用户所知的故障单元的存储器操作被重新路由至冗余（可靠）单元。这有助于确保终端使用者获得准确存储数据的可靠存储设备。

尽管常规的BIST方法是有用的，但是本发明人意识到关于存储单元阵列的可靠性的更详细信息在许多情况下是有益的。例如，本发明人意识到这将有助于产生关于存储单元的读和/或写裕量的数据，从而有利于避免将来因为“弱”存储单元而导致的数据错误。因此，本公开的各方面提供了用于验证存储单元可靠性的技术。

发明内容

根据本发明的一个方面，提供了一种存储设备，包括：存储单元，该存储单元包括：一对交叉耦合的反相器，被配置为协同地存储至少一位数据，以及第一和第二存取晶体管，第一和第二存取晶体管的各自的源极耦接至所述反相器的相应的输入端；第一和第二位线，分别耦接至第一和第二存取晶体管的各自的漏极；字线，分别耦接至第一和第二存取晶体管的第一和第二栅极；第一和第二位线驱动器，分别耦接至第一和第二位线；第一和第二位线驱动器被配置为基于将被写入存储单元的所预期的数据状态来选择性地有效对于第一和第二位线的预定电流脉冲；以及失真电路，耦接至第一和第二位线，并被配置为在字线有效的同时，向第一或第二位线中的至少一条增添电流或从第一或第二位线中的至少一条减少电流，从而测试存储单元的写裕量或读裕量。

根据本发明的另一方面，提供了一种用于存储单元的内建自测（BIST）的方法，包括：使用位线驱动器电路从而在第一时间期间对存储单元的第一和第二位线持续施加第一预定电流脉冲，其中，从分别对应于第一和第二数据值的第一和第二电流脉冲中选择预定电流脉冲；在对第一和第二位线持续施加第一预定电流脉冲的同时，通过使用耦接至第一或第二位线中的至少一条的预充电电路来干扰第一预定电流脉冲；以及在干扰第一预定电流脉冲的同时，使存储单元的字线有效从而在第一时间期间执行第一所预期数据值的测试写操作。

根据本发明的又一方面，提供了一种用于存储单元的内建自测（BIST）的方法，包括：通过跨第一和第二位线施加写偏压，从而向存储单元写入所预期数据值，其中，第一和第二位线耦接至存储单元；在已经写入所预期数据值之后，将耦接至存储单元的第一和第二位线这两者预充电至相同的第一失真电位，其中，第一失真电位处于VDD与VSS之间；在第一和第二位线预充电至第一失真电位之后，使存储单元的字线有效从而将来自存储单元的读电流脉冲提供至第一和第二位线中的至少一条，并且同时将第一失真电流施加至第一和第二位线中的至少一条；随后从存储单元读取实际值以确定第一失真电位与第一失真电流是否非期望地改变了先前写入所述存储单元的所预期数据值。

附图说明

图1示出根据一些实施方式的存储设备。

图2是示出根据一些实施方式的、测试存储单元的读裕量的一种方式的时序图。

图3是示出根据一些实施方式的、测试存储单元的写裕量的一种方式的时序图。

图4是根据一些实施方式的存储设备。

图5是根据一些实施方式的、包括弱读操作的存储器存取操作的流程图。

图6是示例性时序图。

图7是根据一些实施方式的、包括弱写操作的存储器存取操作的流程图。

图8A至图8B是根据一些实施方式的、包括存储单元阵列的存储设备的框图。