[发明专利]具有石墨烯纳米带异质结构的隧穿场效应晶体管

说明书

技术领域

本发明涉及隧穿场效应晶体管技术领域，特别是涉及一种具有石墨烯纳米带异质结构的隧穿场效应晶体管。

背景技术

随着互补金属氧化物半导体(CMOS)尺寸缩小日益达到技术的极限，需要新的器件结构进一步提升芯片的性能。隧穿场效应晶体管利用隧穿效应进行电荷的传输，可以突破传统的场效应晶体管的亚阈值斜率(SS)的极限60meV/decade。除此之外，隧穿场效应晶体管还具有低的驱动电压、高的开关比等优点，成为新一代半导体器件的有力竞争者[1]。

隧穿场效应晶体管一般采取非对称掺杂的技术，在源区和漏区分别进行空穴(p)掺杂和电子(n)掺杂，沟道中采用本征材料，进而形成p-i-n结。由于这种结构的特点，在驱动电压下，p区的价带顶能量会大于n区导带底的能量，从而p区的空穴可以隧穿到n区，通过栅电压的调制可以控制隧穿电流的大小。目前已经制备出利用硅、锗和III-V族材料作为沟道材料的隧穿超效应晶体管[2-6]。

隧穿场效应晶体管相比于传统的场效应晶体管具有小的漏电流和较小的亚阈值斜率等优点，但是其开态电流相比于金属绝缘层场效应晶体管要小。针对这一问题，需要通过采用新的材料和新的结构设计来改善隧穿场效应晶体管的性能。

上面提到的参考文献如下：

1、A.M.Ionescu and H.Riel，“Tunnel field-effect transistors as energy efficient electronic switches，”Nature，vol.479，no.7373，pp.329-337，Nov.2011.

2、Appenzeller，J.，Lin，Y.-M.，Knoch J.& Avouris，P.Band-to-band tunneling in carbon nanotube field-effect transistors.Phys.Rev.Lett.93，196805(2004).

3、Krishnamohan，T.，Kim，D.，Raghunathan，S.& Saraswat，K.Double-gate strained-Ge heterostructure tunneling FET(TFET)with record high drive currents and＜60 mV/dec subthreshold slope.Tech.Digest IEEE Int.Electron Devices Meet.947-949(IEEE，2008).

4、Mayer，F.et al.Impact of SOI，Si1-xGexOI and GeOI substrates on CMOS compatible tunnel FET performance.Tech.Digest IEEE Int.Electron Devices Meet.163-166(IEEE，2008).

5、Hu，C.et al.Prospect of tunneling green transistor for 0.1VCMOS.IEEE Int.Electron Devices Meet.16.1.1-16.1.4(IEEE，2010).

6、Moselund，K.E.et al.Comparison of VLS grown Si NW tunnel FETs with different gate stacks.Proc.Eur.Solid State Device Res.Conf.448-451(IEEE，2009).

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何在保持隧穿场效应晶体管较小漏电流的同时增大开态电流，并进一步减小亚阈值斜率。

(二)技术方案

为了解决上述技术问题，本发明提供一种具有石墨烯纳米带异质结构的隧穿场效应晶体管，包括源区、沟道区和漏区，所述源区和漏区分别形成于所述沟道区的两侧，所述沟道区的材料为石墨烯纳米带，所述源区的材料为p型掺杂的石墨烯纳米带，所述漏区的材料为n型掺杂的石墨烯纳米带，且所述源区的石墨烯纳米带的宽度大于所述沟道区、漏区的石墨烯纳米带的宽度。

优选地，所述沟道区和漏区的石墨烯纳米带的宽度相等。

优选地，还包括衬底区，所述源区、沟道区和漏区均形成于所述衬底区上方。

优选地，还包括形成于所述沟道区上方的栅叠层区。