[发明专利]非易失性存储器、存储器控制器及其访问方法

权利要求书

1.一种非易失性存储器，包括：

非易失性存储器单元器件，配置为至少包括非易失性存储器单元阵列，其能够以字为单位访问，并且还能够至少在第一访问模式中以固定等待时间访问并在第二访问模式中以可变等待时间访问；

第一访问路径，配置为用于第一访问模式中；

第二访问路径，配置为用于第二访问模式中；

第一ECC处理部分，配置为连接到所述第一访问路径，并使用已知为ECC的纠错码对所述第一访问模式中从所述非易失性存储器单元阵列输出的数据执行错误检测和校正；以及

第二ECC处理部分，配置为连接到所述第二访问路径，并且使用ECC对所述第二访问模式中从所述非易失性存储器单元阵列输出的数据执行错误检测和校正。

2.根据权利要求1所述的非易失性存储器，其中，在所述第一访问模式中，固定读取时间的访问等待时间包括从所述非易失性存储器单元阵列读取数据的时间、所述第一ECC处理部分检测比特错误的时间、以及所述第一ECC处理部分校正比特错误的时间。

3.根据权利要求1所述的非易失性存储器，其中，在所述第一访问模式中，

所述第一ECC处理部分生成第一ECC，并将第一ECC添加到写入时的数据；以及

写入时的访问等待时间包括生成所述第一ECC的时间和将数据写到所述非易失性存储器单元阵列的时间。

4.根据权利要求1所述的非易失性存储器，其中，在所述第二访问模式中，可变读取时间的访问等待时间最少包括从所述非易失性存储器单元阵列读取数据的时间和所述第二ECC处理部分检测比特错误的时间；并且最多包括从所述非易失性存储器单元阵列读取数据的时间、所述第二ECC处理部分检测比特错误的时间、以及所述第二ECC处理部分校正比特错误的时间。

5.根据权利要求1所述的非易失性存储器，其中，在所述第二访问模式中，

所述第二ECC处理部分生成第二ECC，并将第二ECC添加到写入时的数据；以及

写入时的访问等待时间包括生成所述第二ECC的时间和将数据写到所述非易失性存储器单元阵列的时间。

6.根据权利要求1所述的非易失性存储器，还包括：

配置为允许访问所述非易失性存储器单元器件的接口，所述接口能使用用于监视数据交换的握手信号控制，所述接口在所述第一访问模式中不使用所述握手信号控制，并且所述接口进一步在所述第二访问模式中使用所述握手信号控制。

7.根据权利要求1所述的非易失性存储器，还包括：

第一缓冲器，配置为连接到所述第一访问路径和所述第二访问路径；以及

第二缓冲器，配置为连接到所述第二访问路径，其中

所述第一缓冲器至少保存在由所述第一ECC处理部分处理之前从所述非易失性存储器单元阵列读取并在所述第一访问路径上传输的数据、从所述非易失性存储器单元阵列读取并在所述第二访问路径上传输的数据、在写到所述非易失性存储器单元阵列之前在所述第一访问路径上传输的数据、或者在写到所述非易失性存储器单元阵列之前在所述第二访问路径上传输并通过所述第二缓冲器和所述第二ECC处理部分的数据；并且

所述第二缓冲器至少保存在保存到所述第一缓冲器中并由所述第二ECC处理部分处理之前，从所述非易失性存储器单元阵列读取并在所述第二访问路径上传输的数据，或者在写到所述非易失性存储器单元阵列之前在所述第二访问路径上传输的数据。

8.根据权利要求7所述的非易失性存储器，其中，基于共享地使用所述第一缓冲器和所述第二缓冲器，所述第一缓冲器额外提供所述第二缓冲器的功能性。

9.根据权利要求7所述的非易失性存储器，还包括：

存储器控制器，配置为包括用于与主机设备接口连接的主机接口、以及用于与所述非易失性存储器单元阵列接口连接的存储器接口，所述存储器控制器控制对所述非易失性存储器单元器件的访问，其中

所述存储器控制器包括所述第一访问路径、所述第二访问路径、连接到所述第二访问路径的所述第二ECC处理部分、以及连接到所述第二访问路径的所述第二缓冲器；并且

所述非易失性存储器单元器件包括所述非易失性存储器单元阵列、所述第一访问路径、所述第二访问路径、连接到所述第一访问路径的所述第一ECC处理部分、以及连接到所述第一访问路径和所述第二访问路径的所述第一缓冲器。