[发明专利]一种掩膜版及套刻精度的测量方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种掩膜版及套刻精度的测量方法。

背景技术

集成电路的生产制造是将一系列的电路图采用适当的方法映射到多个材料层中，而每层之间是有着必然的物理关联。那么，每一层就必须达到和前层在一定范围内的对准，即层间套刻精度（inter-field overlay），同时，每层在曝光后具有多个曝光单元，每个曝光单元之间的关系，即曝光单元间的套刻精度（intra-field overlay）同样能够影响产品的质量。随着大规模集成电路工艺的发展，特征尺寸（CD）缩小到32nm节点以及更小时，套刻精度（overlay）逐渐成为限制工艺发展的瓶颈，通常，能否控制第三层通孔（contact）和第二层多晶硅（poly），第二层多晶硅和第一层的有源区（active area）的层间套刻精度是一个很大的挑战，显然的，首层曝光单元间的套刻精度的优劣将更直接的影响后续各层的曝光单元间的套刻精度，进而将会很大程度上影响集成电路的生产，决定着产品的良率。

在传统的套刻精度测量过程中，第一层是不进行测量的，即第一层的曝光单元间的套刻精度如何是不得而知，如图1所示，在第一层曝光S100之后会继续进行第二层曝光S101，之后进行测量第二层与第一层的层间套刻精度S102，之间没有曝光单元间的套刻精度的测量过程。其实，由于作为首层，也缺少具有标记的前层/或标记来进行第一层曝光单元间的套刻精度的测量。也就是说，其第一层布局质量的优劣完全依赖于曝光机的本身精度，在曝光过后是没办法进行测量得到的。显然，这种依赖完全是在“赌博”，不具备令人信服的可靠性。可见，如何有效掌控曝光后的第一层的曝光单元间的套刻精度，即单个单元（byshot）的缩放率（mag），偏移量（shift）和旋转度（rotation）等，还是一个巨大的挑战，同时也是一个必须要尽早解决的问题，能否较好的解决这一问题，将很大程度上决定产品的质量，同时将会减少成本投入。

发明内容

本发明的目的在于提供一种掩膜版及套刻精度的测量方法，以解决现有技术中第一层在曝光后曝光单元间的套刻精度不可控的问题。

为解决上述技术问题，本发明提供一种掩膜版，包括：

图案区及外围区；

所述外围区具有用于对准的多个第一标记A及多个第二标记B，其中，第一标记A与第二标记B具有不同的尺寸。

进一步的，对于所述的掩膜版，所述第一标记A和第二标记B的数量各为2个。

进一步的，对于所述的掩膜版，所述第一标记A和第二标记B沿顺时针排列顺序为AABB。

进一步的，对于所述的掩膜版，所述第一标记A和第二标记B的数量各为4个。

进一步的，对于所述的掩膜版，所述第一标记A和第二标记B沿顺时针排列顺序为ABABABAB。

进一步的，对于所述的掩膜版，所述第一标记A和第二标记B的形状均为矩形。

本发明提供一种套刻精度的测量方法，其特征在于，包括：

利用如上所述的掩膜版对晶圆进行第一层曝光，形成多个曝光单元，其中，相邻两个曝光单元具有如下状态：一个曝光单元的第一标记A与另一个曝光单元的第二标记B嵌套；

测量嵌套的第一标记A和第二标记B之间的关系，以获取第一层的曝光单元间的套刻精度。

进一步的，对于所述的套刻精度的测量方法，所述嵌套的第一标记A和第二标记B之间的关系包括：横向偏移差异、纵向偏移差异、横向缩放差异、纵向缩放差异及旋转差异中的一种或多种。

进一步的，对于所述的套刻精度的测量方法，还包括：将所述第一层的曝光单元间的套刻精度上传至先进过程控制系统。

进一步的，对于所述的套刻精度的测量方法，将所述第一层的曝光单元间的套刻精度上传至先进过程控制系统后，还包括如下步骤：

对经过第一层曝光工艺的晶圆进行第二层曝光工艺；

测量第二层曝光工艺与第一层曝光工艺的层间套刻精度。

与现有技术相比，在本发明提供的掩膜版及套刻精度的测量方法中，其外围区具有多个第一标记A和第二标记B，如此在整个晶圆曝光完成后，每个曝光单元的外围区会相交，从而一个曝光单元的第一标记A和第二标记B会分别于相邻曝光单元的第二标记B和第一标记A进行嵌套，在此基础上测量相嵌套的第一标记A和第二标记B的关系，可以确定第一层的曝光单元间的套刻精度，从而较好的把握产品的初始状况。