[发明专利]多晶片封装有效
申请号: | 201210185334.1 | 申请日: | 2010-07-28 |
公开(公告)号: | CN102655140A | 公开(公告)日: | 2012-09-05 |
发明(设计)人: | 安荷·叭剌;苏毅;大卫·格雷 | 申请(专利权)人: | 万国半导体股份有限公司 |
主分类号: | H01L25/07 | 分类号: | H01L25/07;H01L23/522;H01L21/98 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
地址: | 美国加利福尼亚州*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多晶 封装 | ||
1.一种晶片堆叠,其特征在于,包括:
一个底部晶片;
一个堆积在底部晶片上的顶部晶片;以及
一个设置在底部晶片上的浮动金属层,通过绝缘材料,浮动金属层与底部晶片绝缘,其中浮动金属层不仅作为顶部晶片的导电晶片垫,还作为导电互联的焊接垫。
2.如权利要求1所述的晶片堆叠,其特征在于,底部晶片和顶部晶片均为分立的半导体器。
3.如权利要求2所述的晶片堆叠,其特征在于,底部晶片为一个顶端具有源极、底端具有漏极的第一MOSFET,其中浮动金属层通过绝缘材料,与所述的第一MOSFET所述的源极绝缘,顶部晶片为一个一侧设置源极、另一个侧设置漏极的第二MOSFET,并且所述第二MOSFET漏极与所述的浮动金属层接触。
4.如权利要求3所述的晶片堆叠,其特征在于,还包括一个引线框晶片垫,其中底部晶片的漏极附着在引线框晶片垫上,顶部晶片的源极通过导电互联,连接到所述的引线框晶片垫上。
5.如权利要求4所述的晶片堆叠,其特征在于,还包括引线框引脚;以及
第一套导电互联,连接在所述的浮动导电层的焊接垫部分和所述的第一套引线框引脚之间。
6.如权利要求5所述的晶片堆叠,其特征在于,所述的底部晶片为低端MOSFET,所述的顶部晶片为高端MOSFET。
7.如权利要求2所述的晶片堆叠,其特征在于,还包括在底部晶片上方、绝缘材料和一部分浮动金属下方的顶部金属,其中源极金属并不在浮动金属层的焊接垫部分下方。
8.一种半导体封装,其特征在于,包括:
第一和第二晶片堆叠,每个堆叠都含有一个底部晶片,一个顶部晶片;以及
一个设置在底部晶片上的浮动金属层,通过绝缘材料,浮动金属层与底部晶片绝缘,其中浮动金属层不仅作为顶部晶片的导电晶片垫,还作为导电互联的焊接垫,并且其中所述的底部晶片为低端MOSFET,所述的顶部晶片为高端MOSFET。
9.如权利要求8所述的封装,其特征在于,第一和第二晶片堆叠并联在一起。
10.如权利要求8所述的封装,其特征在于,第一和第二晶片堆叠构成一个全桥式电路。
11.一种堆积两个分立晶片的方法,其特征在于,包括:
在底部晶片上方制备一个浮动金属层,通过绝缘材料,浮动金属层与底部晶片电绝缘;
将顶部晶片的底部导电连接到浮动金属层;并且
利用浮动金属层,从顶部晶片的底部引出一个连接。
12.如权利要求11所述的方法,其特征在于,分立的半导体器件为MOSFET。
13.如权利要求11所述的方法,其特征在于,底部晶片为一个顶端具有源极、底端具有漏极的第一MOSFET,其中浮动金属层通过绝缘材料,与所述的第一MOSFET所述的源极绝缘,其中顶部晶片为一个顶端设置源极接头、底端设置漏极接头的第二MOSFET,所述的第二MOSFET的所述漏极接头附着到所述的浮动金属层上。
14.如权利要求11所述的方法,其特征在于,还包括将源极接头置于底部晶片上方,使其位于绝缘材料和浮动金属层的第一部分下方,但不在用于焊接导电互联的一部分浮动金属层下方。
15.如权利要求13所述的方法,其特征在于,底部晶片为低端MOSFET,顶部晶片为高端MOSFET。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司,未经万国半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210185334.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:悬挂式理线器
- 下一篇:固定机构及具有固定机构的电子装置
- 同类专利
- 专利分类