[发明专利]多晶片封装

说明书

技术领域

本发明主要涉及半导体封装，更确切地说，是关于半导体封装以及制作半导体封装的方法。

背景技术

在许多MOSFET开关电路中，经常以互补的方式切换一对功率MOSFET。一种典型的MOSFET开关电路如图1所示，它包括两个MOSFET--12和14，通过电压源V_输入和接地端，串联在一起。MOSFET12和14分别代表高端和低端MOSFET。

为了开启开关循环，首先要关闭MOSFET14。因此，MOSFET14的体二极管开启，并驱动电流。延迟后，MOSFET12开启，关闭MOSFET的体二极管。从而产生恢复电流I_L，以及与开关电路10有关的追踪电感（没有表示出来）、产生振荡。

为了节省空间和成本，常常把MOSFET12和14封装在一起，如图中虚线所示。MOSFET12和14的目的在于获得最高的功率密度，以便高效地工作。功率密度与晶片面积密切相关，也就是说，晶片越大，漏极至源极导通电阻Rdson越低。如图2所示，其特点在于，MOSFET12和14在独立的晶片垫上，共同封装在一起。整体的封装结构如虚线中所示。传统的功率MOSFET 12和14为垂直器件，源极S1和S2、栅极G1和G2分别位于一侧，漏极D1和D2分别位于另一侧。MOSFET 12贴在晶片垫16上，其引脚继续延伸，可以连接到漏极D1上。MOSFET 14贴在晶片垫18上。低端晶片垫通过双侧无引脚扁平（DFN）封装的底部，裸露在外，以便外部连接到漏极D2和源极S1上。由于MOSFET 14通常开启较长的持续时间，因此与高端MOSFET 14相比，低端MOSFET 14的特点是具有较大的晶片面积。源极S1通过导线从S1到晶片垫18，连接到漏极D2上。栅极G1和G2以及源极S2通过导线，连接到合适的引脚上。MOSFET 12和14的晶片面积受到封装尺寸以及晶片共同封装结构的约束。

因此，必须通过最大化MOSFET的晶片面积，来改善使用性能，使Rdson最小，而且不额外地增加电路的总尺寸。

发明内容

本发明的一种含有多个引脚的多晶片封装，包括：

第一和第二半导体晶片，叠印并连接在一起，定义一个具有对立的第一和第二边的晶片堆叠，每个所述的第一和第二半导体晶片都有栅极、漏极和源极区域，以及栅极、漏极和源极接头，所述的第一对立边具有所述的第二半导体晶片的所述的漏极接头，所述的漏极接头与第一套所述的多个引脚电接触，所述的第一半导体晶片的所述的栅极、漏极和源极接头，与所述的第二半导体晶片的栅极和源极接头设置在所述的第二个对立边上，并与第二套所述的多个引脚电接触，其中所述的第一半导体晶片的源极接头与所述的第二半导体晶片的漏极接头电接触。

上述的封装，所述的第二边包括第一和第二隔开的表面，所述的第一表面包括一个设置在所述的第二半导体晶片上方的导电金属层，所述的第一半导体晶片的漏极接头面对着所述的第一表面，并接触所述的导电金属层，绝缘材料在所述的第二半导体晶片和所述的导电金属层之间延伸，并使所述的第二半导体晶片与所述的导电金属层绝缘。

上述的封装，所述的第二边包括第一和第二隔开的表面，所述的第一表面包括一个设置在所述的第二半导体晶片上方的导电金属层，所述的第一半导体晶片的漏极接头与所述的导电金属层的第一部分叠印并接触，所述的导电金属层的第二部分与所述的第一部分并排在一起，绝缘材料在所述的第二半导体晶片和所述的导电金属层之间延伸，其中所述的第二部分作为导电互联的焊接垫。

上述的封装，所述的第二边包括所述的第二半导体晶片的一个表面，以及所述的第一半导体晶片的第一表面，背离所述的第二半导体晶片的所述的表面，所述的第一半导体晶片的栅极、漏极和源极接头位于所述的第一半导体晶片的所述的第一表面中，其中所述的第一半导体晶片不导电地附着在第二半导体晶片所述的表面上。

上述的封装，所述的第二半导体晶片的面积大于所述的第一半导体晶片的面积。

本发明的一种晶片堆叠，包括：

一个底部晶片；

一个堆积在底部晶片上的顶部晶片；以及

一个设置在底部晶片上的浮动金属层，通过绝缘材料，浮动金属层与底部晶片绝缘，其中浮动金属层不仅作为顶部晶片的导电晶片垫，还作为导电互联的焊接垫。

上述的晶片堆叠，底部晶片和顶部晶片均为分立的半导体器。