[发明专利]一种抗单粒子辐照的超结VDMOS器件

说明书

技术领域

本发明属于功率半导体器件技术领域，涉及超结VDMOS器件，尤其是具有抗辐照能力的超结VDMOS器件。

背景技术

目前，功率半导体器件的应用领域越来越广，已成为现代工业控制和国防装备的基础之一。纵向双扩散金属氧化物半导体场效应晶体管（VDMOS）与双极型晶体管相比，具有开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高度线性等优点，因而成为目前应用最为广泛的新型功率器件。但是在高压领域应用时，VDMOS会出现所谓“硅限”的瓶颈，即导通电阻随耐压的增长（R_on∝BV^2.5）导致功耗的急剧增加。以超结（Super Junction）VDMOS为代表的电荷平衡类器件的出现打破了这一“硅限（silicon limit）”，改善了导通电阻和耐压之间的制约关系（R_on∝BV^1.3），可同时实现低通态功耗和高阻断电压，因此迅速在各种高能效场合取得应用，市场前景非常广泛。基本的超结结构为交替相间的p型半导体柱和n型半导体柱，该结构有效的前提是p、n柱严格满足电荷平衡。在器件处于关断状态时，在反向偏压下，由于横向电场（x方向）和纵向电场（y方向）的相互作用，p柱区和n柱区将完全耗尽，耗尽区内纵向电场分布趋于均匀，因而理论上击穿电压仅仅依赖于耐压层的厚度，与掺杂浓度无关，耐压层掺杂浓度可以提高将近一个数量级，从而有效地降低了器件的导通电阻。

随着航天技术、核能等高技术领域的迅速发展，越来越多的高性能商用半导体器件需要在核辐照环境中工作。空间辐射环境中存在多种高能射线粒子，如质子、电子、α粒子和重离子等。当高能的粒子入射VDMOS器件时，会产生电子阻止和核阻止。核阻止造成被辐照材料的晶格损伤，而电子阻止造成被辐照材料的组成原子电离，产生具有数百或更高能量的次级电子，并且沿次级电子的径迹又可产生大量的离子团，形成瞬发电流，如果该电流足够大，可能会造成VDMOS器件中寄生的双极型晶体管开启，如果漏源电压达到寄生BJT的击穿电压BVceo，寄生BJ T的集电区将发生雪崩倍增，形成正反馈，最终导致VDMOS的烧毁。

由此可见，提高功率器件的抗辐照能力至关重要，功率器件的辐照加固技术也因此成为业界关注的焦点。超结VDMOS作为一类重要的功率半导体器件，开展其辐照特性和抗辐照加固技术的研究也具有重要的意义。

发明内容

本发明提供一种具有抗辐照能力的超结VDMOS器件。

本发明的核心思想是在传统超结VDMOS（如图1所示）的超结结构的第二导电类型半导体柱区4的下方，引入一层氧化硅介质层12。如图2所示，当高能粒子入射抗辐照加固的超结VDMOS，且器件漏端为高电位时，引入的氧化硅介质层12可以起到多方面的作用：（1）高能粒子在氧化硅介质中激发出的电子-空穴对数目远低于在硅中激发出的电子空穴对数目；（2）氧化硅介质层为辐照产生的电子-空穴对提供了更大的复合几率，有效降低了辐照电流；（3）氧化硅介质层的存在有效阻止了器件漂移区电场的峰值向“漂移区/重掺杂衬底”的交界处移动，防止了寄生双极型晶体管的雪崩注入型二次击穿。因此，本发明提出的埋氧化硅介质层的超结VDMOS结构具有比常规超结VDMOS结构更高的抗单粒子辐照能力。

本发明技术方案如下：

一种抗单粒子辐照的超结VDMOS器件，其基本结构如图2a~2c所示，包括第一导电类型重掺杂半导体衬底2、位于第一导电类型重掺杂半导体衬底2背面的金属化漏极电极1、位于第一导电类型重掺杂半导体衬底2正面的第一导电类型轻掺杂半导体外延层3；第一导电类型轻掺杂半导体外延层3顶部两侧分别具有一个第二导电类型半导体基区5，每个第二导电类型半导体基区5中分别具有一个第一导电类型重掺杂半导体源区6和一个第二导电类型重掺杂半导体体区7；第一导电类型重掺杂半导体源区6和第二导电类型重掺杂半导体体区7二者与金属化源极电极11相接触；栅氧化层8覆盖于两个第二导电类型半导体基区5和它们之间的第一导电类型轻掺杂半导体外延层3的表面，栅氧化层8上表面是多晶硅栅电极9，多晶硅栅电极9与金属化源极电极11之间是场氧化层10。所述第一导电类型轻掺杂半导体外延层3中具有第二导电类型掺杂半导体柱区4，第二导电类型掺杂半导体柱区4与旁边的第一导电类型轻掺杂半导体外延层3相间设置形成超结结构；所述第二导电类型掺杂半导体柱区4上端与第二导电类型半导体基区5相接触；所述第二导电类型掺杂半导体柱区4下方具有一层二氧化硅介质层12。