[发明专利]时钟检测电路、时钟电路及时钟异常检测方法

权利要求书

1.一种时钟检测电路，其特征在于，包括：第一时钟驱动器、第二时钟驱动器、逻辑控制单元、逻辑切换电路和存储器；

所述第一时钟驱动器与第一时钟源和所述逻辑切换电路连接，用于通过所述逻辑切换电路向交换芯片提供时钟信号；所述第二时钟驱动器与第二时钟源和所述逻辑切换电路连接，所述逻辑切换电路与所述交换芯片连接；

所述存储器，用于存储进行时钟信号检测使用的配置信息；

所述逻辑控制单元与所述存储器、所述第一时钟驱动器、所述第二时钟驱动器和所述逻辑切换电路连接，用于从所述存储器中获取所述配置信息，根据所述配置信息分别对所述第一时钟驱动器输出的时钟信号和所述第二时钟驱动器输出的时钟信号进行异常检测；并在检测到所述第一时钟驱动器输出的时钟信号发生异常，且所述第二时钟源输出的时钟信号正常时，控制所述逻辑切换电路切换所述第一时钟驱动器和所述第二时钟驱动器，以使所述第二时钟驱动器通过所述逻辑切换电路向所述交换芯片提供时钟信号。

2.根据权利要求1所述的时钟检测电路，其特征在于，所述配置信息包括：第一检测时间、第二检测时间和计数阈值，所述第一检测时间大于所述第一时钟驱动器或所述第二时钟驱动器输出的时钟信号的周期，所述第二检测时间为所述计数阈值与所述第一时钟驱动器或所述第二时钟驱动器输出的时钟信号的周期的乘积；

所述逻辑控制单元具体用于分别在所述第一检测时间内和所述第二检测时间内对所述第一时钟驱动器输出的时钟信号进行计数，如果在所述第一检测时间内的计数值为0，或者在所述第二检测时间内的计数值不等于所述计数阈值，判定所述第一时钟驱动器输出的时钟信号发生异常，并在所述第一检测时间内和所述第二检测时间内对所述第二时钟驱动器输出的时钟信号进行计数，如果在所述第一检测时间内的计数值为0，或者在所述第二检测时间内的计数值不等于所述计数阈值，判定所述第二时钟驱动器输出的时钟信号发生异常。

3.根据权利要求1或2所述的时钟检测电路，其特征在于，还包括：

处理器，通过所述逻辑控制单元与所述存储器连接，用于向所述存储器写入所述配置信息。

4.根据权利要求3所述的时钟检测电路，其特征在于，所述逻辑控制单元还用于在所述第一时钟驱动器输出的时钟信号或所述第二时钟驱动器输出的时钟信号发生异常时，向所述处理器输出中断信号；

所述处理器还用于根据所述中断信号，读取并存储所述逻辑控制单元的当前检测结果，并向外部输出报警信息。

5.根据权利要求1或2所述的时钟检测电路，其特征在于，还包括：所述交换芯片。

6.一种时钟异常检测方法，其特征在于，包括：

获取检测时钟信号使用的配置信息；

根据所述配置信息分别对第一时钟驱动器输出的时钟信号和第二时钟驱动器输出的时钟信号进行异常检测；其中，所述第一时钟源用于向交换芯片提供时钟信号；

若检测获知所述第一时钟驱动器输出的时钟信号发生异常，且所述第二时钟驱动器输出的时钟信号正常，则切换所述第一时钟源和所述第二时钟源，以使所述第二时钟源向所述交换芯片提供时钟信号。

7.根据权利要求6所述的时钟异常检测方法，其特征在于，所述配置信息包括：第一检测时间、第二检测时间和计数阈值，所述第一检测时间大于所述第一时钟驱动器或所述第二时钟驱动器输出的时钟信号的周期，所述第二检测时间为所述计数阈值与所述第一时钟驱动器或所述第二时钟驱动器输出的时钟信号的周期的乘积；

所述根据所述配置信息分别对第一时钟驱动器输出的时钟信号和第二时钟驱动器输出的时钟信号进行异常检测包括：

分别在所述第一检测时间内和所述第二检测时间内对所述第一时钟驱动器输出的时钟信号进行计数，如果在所述第一检测时间内的计数值为0，或者在所述第二检测时间内的计数值不等于所述计数阈值，判定所述第一时钟驱动器输出的时钟信号发生异常；

分别在所述第一检测时间内和所述第二检测时间内对所述第二时钟驱动器输出的时钟信号进行计数，如果在所述第一检测时间内的计数值为0，或者在所述第二检测时间内的计数值不等于所述计数阈值，判定所述第二时钟驱动器输出的时钟信号发生异常。

8.根据权利要求6或7所述的时钟异常检测方法，其特征在于，还包括：

当所述第一时钟驱动器输出的时钟信号或所述第二时钟驱动器输出的时钟信号发生异常时，向外部输出报警信息。