[发明专利]时钟检测电路、时钟电路及时钟异常检测方法

说明书

技术领域

本发明涉及通信技术，尤其涉及一种时钟检测电路、时钟电路及时钟异常检测方法。

背景技术

所有通信系统都是用至少一个数字时钟信号驱动的同步逻辑，所以时钟信号的重要性毋庸置疑，任何一路时钟信号出现问题，都会导致整个通信系统无法正常工作。但是，实际应用表明，时钟源的稳定性较差，为了解决该问题，在一些通信系统中出现了主备时钟冗余技术。例如，以太网端口的电信设备因为要求具有较高的可靠性和容错能力，所以使用了双路、主备时钟源冗余。

在主备时钟冗余技术中，通过对主时钟进行检测，当检测到主时钟出现异常时，及时完成备份时钟的切换，从而最大限度的保证业务不被中断。目前较为常用的检测时钟异常的方法是使用高频时钟检测低频时钟。该方法的具体过程是：采用一个基准时钟，用基准时钟对被检测时钟信号进行计数，通过判断对每个被检测时钟信号的计数值是否等于预设值来发现被检测时钟信号是否发生异常。在该方法中，要求基准时钟的频率高于被检测时钟的频率，如果无法获取更高频率的基准时钟，则无法对被检测时钟进行检测，由此可见，由于对基准时钟频率的要求，使得该方法的应用受到限制。

发明内容

本发明提供一种时钟检测电路、时钟电路及时钟异常检测方法，用以克服用高频时钟检测低频时钟受限的缺陷。

本发明一方面提供一种时钟检测电路，包括：第一时钟驱动器、第二时钟驱动器、逻辑控制单元、逻辑切换电路和存储器；

所述第一时钟驱动器与第一时钟源和所述逻辑切换电路连接，用于通过所述逻辑切换电路向交换芯片提供时钟信号；所述第二时钟驱动器与第二时钟源和所述逻辑切换电路连接，所述逻辑切换电路与所述交换芯片连接；

所述存储器，用于存储进行时钟信号检测使用的配置信息；

所述逻辑控制单元与所述存储器、所述第一时钟驱动器、所述第二时钟驱动器和所述逻辑切换电路连接，用于从所述存储器中获取所述配置信息，根据所述配置信息分别对所述第一时钟驱动器输出的时钟信号和所述第二时钟驱动器输出的时钟信号进行异常检测；并在检测获知所述第一时钟驱动器输出的时钟信号发生异常，且所述第二时钟源输出的时钟信号正常时，控制所述逻辑切换电路切换所述第一时钟驱动器和所述第二时钟驱动器，以使所述第二时钟驱动器通过所述逻辑切换电路向所述交换芯片提供时钟信号。

本发明另一方面提供一种时钟异常检测方法，包括：

获取检测时钟信号使用的配置信息；

根据所述配置信息分别对第一时钟驱动器输出的时钟信号和第二时钟驱动器输出的时钟信号进行异常检测；其中，所述第一时钟源用于向交换芯片提供时钟信号；

若检测获知所述第一时钟驱动器输出的时钟信号发生异常，且所述第二时钟驱动器输出的时钟信号正常，则切换所述第一时钟源和所述第二时钟源，以使所述第二时钟源向所述交换芯片提供时钟信号。

本发明又一方面提供一种时钟电路，包括本发明提供的任一时钟检测电路、第一时钟源和第二时钟源。

本发明提供的时钟检测电路及时钟电路，通过两个时钟驱动器分别将第一时钟源和第二时钟源的时钟信号分为两路并分别提供给逻辑控制单元和逻辑切换电路，逻辑控制单元根据处理器提供的配置信息分别对两个时钟驱动器输出的时钟信号进行异常检测，并在检测出当前向交换芯片提供时钟信号的时钟驱动器输出的时钟信号发生异常，而另一时钟驱动器输出的时钟信号正常时，控制逻辑切换电路切换两路时钟驱动器，以使另一时钟驱动器向交换芯片提供时钟信号，完成时钟信号的切换。由上述分析可见，本发明在实现时钟信号冗余的情况下，使用配置信息对时钟信号进行异常检测，不再像现有技术那样使用时钟源输出的时钟信号对高频时钟进行计数来检测时钟信号的异常，不再需要更高频率的时钟信号，克服了使用高频信号检测低频信号存在的缺陷。

附图说明

图1为本发明一实施例提供的时钟检测电路的结构示意图；

图2为本发明另一实施例提供的时钟检测电路的结构示意图；

图3为本发明一实施例提供的时钟电路的结构示意图；

图4A为本发明一实施例提供的时钟异常检测方法的流程图；

图4B为本发明另一实施例提供的时钟异常检测方法的流程图；

图5为本发明一实施例提供的逻辑控制单元在第一检测时间内对第一时钟驱动器或第二时钟驱动器输出的时钟信号进行快速检测的流程图；

图6为本发明一实施例提供的逻辑控制单元在第二检测时间内对第一时钟驱动器或第二时钟驱动器输出的时钟信号进行慢速检测的流程图；