[发明专利]层叠陶瓷电子部件

说明书

技术领域

本发明涉及层叠陶瓷电子部件，尤其是涉及具备包含在陶瓷胚体的外表面上直接形成的镀膜的外部电极的层叠陶瓷电子部件。

背景技术

近年来，便携式电话、手提电脑、数码相机、数字音响设备等的电子设备的小型化正在不断取得进展，在这些的电子设备中，较多地利用可小型化且高性能化的层叠陶瓷电子部件。

通常，层叠陶瓷电子部件具备：具有多个层叠的陶瓷层的陶瓷胚体、形成在陶瓷胚体内部的内部电极、形成在陶瓷胚体的外表面上的外部电极。而且，层叠陶瓷电子部件配置于安装基板的导电盘上，通过焊料等的导电性接合材而安装在基板上。

目前，对于层叠陶瓷电子部件，存在有进一步小型化的要求。

但是，在使层叠陶瓷电子部件进行小型化时，内部电极彼此对置的有效面积变小，由此一般而言，其特性有降低的倾向。

另外，在多端子型的层叠陶瓷电子部件中，需要将多个条带状的外部电极以窄间距来形成，而在基于现有技术的厚膜膏的焙烤的方法中，由于膏涂敷精度存在极限，所以，难以高精度地形成外部电极。

对此，提出了通过直接镀来形成外部电极的方法。根据该方法，能够形成薄且平坦的外部电极，能够将内部电极的有效面积扩大该部分的量。另外，由于在内部电极的露出部实施析出镀，即使是窄间距，也可高精度地形成外部电极。

如此，通过直接镀来形成外部电极的情况下，为了实现更可靠的镀生长，例如在专利文献1提出了利用伪导体(锚式接头)的情形。根据专利文献1所公开的技术，不仅在内部电极的露出部而且在伪导体的露出部也能析出镀金属，从而能够实现更可靠的镀生长。

专利文献1：JP特开2004-327983号公报

但是，在专利文献1所公开的方法中，存在层叠陶瓷电子部件的可靠性例如BDV(击穿电压)降低的情形。为了探索其原因，本发明者通过刻意地研究，其结果得知该可靠性(BDV)降低的原因在于：伪导体的存在。更详细而言，已经发现得知：其起因在于，在不存在任意一个内部电极的外层部存在有伪导体时，与该伪导体重叠的内部电极在烧成前的挤压时由于伪导体的存在而需进行必要以上的按压，导致局部性地使内部电极间距离发生变短。

发明内容

在此，本发明的目的在于提供一种具有可解决上述那样问题的构造的层叠陶瓷电子部件。

本发明是针对具备下述构成的层叠陶瓷电子部件。

(1)陶瓷胚体，其由多个陶瓷层层叠而形成，作为外表面，具有相互对置的第1主面以及第2主面、相互对置的第1侧面以及第2侧面和相互对置的第1端面以及第2端面；

(2)第1内部电极，其配置在陶瓷胚体的内部，并具有第1对置部以及从第1对置部引出至陶瓷胚体的外表面的第1引出部；

(3)第2内部电极，其配置在陶瓷胚体的内部，并具有隔着陶瓷层与第1对置部对置的第2对置部、以及从第2对置部引出至陶瓷胚体的外表面的第2引出部；

(4)第1外部电极，其配置在陶瓷胚体的外表面上，并具有直接覆盖第1引出部的露出部的镀膜；以及

(5)第2外部电极，其配置在陶瓷胚体的外表面上，与第2引出部的露出部电连接，并且与第1外部电极不同的电位连接。

另外，将连结第1主面以及第2主面的方向定义为高度方向，沿着高度方向，将第1内部电极以及第2内部电极所存在的区域定义为内层部，且沿着高度方向，将第1内部电极以及第2内部电极均不存在的区域定义为外层部时，在外层部配置有外层伪导体，该外层伪导体按照在将陶瓷胚体沿着高度方向而进行了投影的情况下与第1引出部重叠的方式配置且引出至陶瓷胚体的外表面的外层伪导体，通过第1外部电极的镀膜直接覆盖外层伪导体的露出部。

接下来，本发明所涉及的层叠陶瓷电子部件为了解决前述的技术课题，其特征在于具备以下的构成。

即，特征在于：通过沿高度方向按规定间隔连续性地配置2片以上的外层伪导体，形成多个外层伪导体群，在将外层伪导体群内的外层伪导体彼此的间隔设为d，将外层伪导体群彼此的间隔设为g时，g比d大。

并且优选的是：满足g≤6μm的关系。

本发明所涉及的层叠陶瓷电子部件的优选的实施方式中，在将连结第1侧面以及第2侧面的方向定义为宽度方向，且将连结第1端面以及第2端面的方向定义为长度方向时，沿长度方向的第1侧面以及第2侧面的各尺寸比沿宽度方向的第1端面以及第2端面的各尺寸长，第1对置部是具有长边以及短边的长方形状，第1引出部从第1对置部的长边引出至第1侧面以及第2侧面中的至少一方。