[发明专利]包括多晶硅电阻器和金属栅极电阻器的半导体器件及其制造方法

说明书

技术领域

本公开内容一般地涉及半导体器件以及在衬底上方形成半导体器件的方法。

背景技术

半导体器件的几何形状的尺寸不断大幅减小。现今的制造工艺通常生产特征尺寸小于65nm的器件。然而，解决与实现新工艺和设备技术相关的问题，同时不断满足器件要求变得更具有挑战性。例如，金属氧化物半导体(MOS)晶体管通常形成有多晶硅栅电极。多晶硅具有有利的热电阻特性并且可以允许形成自对准源极/漏极结构。为了不断满足性能要求，期望用金属栅电极代替集成电路的一些多晶硅栅电极。实现金属栅极的一种方法被称为“后栅极”或“替换栅极”方法。在这种方法中，最初形成伪(例如，牺牲)多晶硅栅极，实施与半导体器件相关的多种工艺，并且随后去除伪栅极并且用金属栅极替代。

替换栅极工艺包括可能导致栅极高度不均匀问题的一次或多次化学机械抛光(CMP)工艺。这依次可能导致半导体器件(例如，电阻器)性能的改变。从而，虽然当前方法和器件在许多方面能够充分和有效地实现其目的，但期望改进工艺和生成的器件。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：提供半导体衬底；在所述半导体衬底上方形成第一栅极结构；在邻近所述第一栅极结构的所述半导体衬底上方形成牺牲栅极结构；以及形成覆盖所述第一栅极结构和所述牺牲栅极结构的介电层，其中，所述介电层在所述第一栅极结构的顶面上方具有第一厚度并且在所述牺牲栅极结构的顶面上方具有第二厚度，其中，所述第二厚度小于所述第一厚度。

该方法进一步包括：平坦化覆盖所述第一栅极结构和所述牺牲栅极结构的所述介电层，其中，通过平坦化去除所述牺牲栅极结构上方的所述介电层。

在该方法中，在所述平坦化之间和之后，所述介电层的一部分保留在所述第一栅极结构的所述顶面上方。

在该方法中，形成所述第一栅极结构和形成所述牺牲栅极结构包括：形成多晶硅层；在所述多晶硅层上方形成掩模元件；以及使用所述掩模元件蚀刻所述多晶硅层，以形成所述第一栅极结构和所述牺牲栅极结构。

在该方法中，形成所述第一栅极结构和形成所述牺牲栅极结构进一步包括：沉积位于所述多晶硅层下方的栅极介电材料层；以及使用所述掩模元件蚀刻所述栅极介电材料层，以形成所述第一栅极结构和所述牺牲栅极结构。

该方法进一步包括：掺杂所述多晶硅层。

在该方法中，在所述多晶硅层上方设置所述掩模元件的同时并且在蚀刻所述多晶硅层之前，实施掺杂。

在该方法中，所述第一厚度比所述第二厚度大至少约25纳米。

根据本发明的另一方面，提供了一种方法，包括：提供具有第一表面的衬底；在所述衬底中形成凹部，从而提供凹进区，所述凹进区具有所述第一表面和第二表面，所述第一表面与所述第二表面以一距离间隔开；在所述第二表面上的凹部中形成多晶硅栅极结构；在所述第一表面上方形成牺牲栅极结构；以及形成覆盖所述多晶硅栅极结构和所述牺牲栅极结构的介电层。

在该方法中，形成所述凹部包括：在所述衬底的隔离区中形成凹部。

在该方法中，形成所述凹部包括：在多个隔离区中形成凹部，其中，有源区介于所述多个隔离区之间。

该方法进一步包括：平坦化所述介电层，直到暴露所述牺牲栅极结构的顶面并且所述介电层的一部分保持覆盖所述多晶硅栅极结构。

该方法进一步包括：在平坦化所述介电层之后，去除所述牺牲栅极结构以形成开口；以及在所述开口中形成金属栅电极。

在该方法中，所述凹部的深度大于约25nm。

该方法进一步包括：在所述多晶硅栅极结构和所述牺牲栅极结构上方形成接触蚀刻停止层(CESL)，其中，所述CESL位于所述介电层下方。

根据本发明的又一方面，提供了一种方法，包括：提供具有多晶硅层的衬底；在所述多晶硅层中蚀刻凹部，以提供具有第一厚度的第一部分和具有第二厚度的第二部分，所述第二厚度小于所述第一厚度；在蚀刻所述多晶硅层之后，图案化所述多晶硅层，以形成第一栅极结构和第二栅极结构，其中，在所述多晶硅层的第一部分中形成所述第一栅极结构，并且在所述多晶硅层的第二部分中形成所述第二栅极结构；去除所述第一栅极结构以形成开口；以及在所述开口中形成金属栅极结构。

该方法进一步包括：在所述多晶硅层中蚀刻所述凹部之前，掺杂所述多晶硅层，其中，掺杂产生所述多晶硅层的富硼第二部分。

在该方法中，蚀刻所述凹部包括：使用所述多晶硅层的所述富硼第二部分作为蚀刻停止层。