[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

半导体基底，具有第一导电型，且具有被密封环区所围绕的芯片区；

绝缘层，位于所述半导体基底上；

第一密封环结构，埋设于所述绝缘层内且对应于所述密封环区；以及

第一电容器，位于所述第一密封环结构下方并与其电性连接，其中所述第一电容器包括所述半导体基底的主体。

2.如权利要求1所述的半导体装置，其特征在于，所述第一电容器为结型电容器，且更包括第一掺杂区，所述第一掺杂区具有相反于所述第一导电型的第二导电型，且位于所述密封环区的所述半导体基底内并围绕所述芯片区。

3.如权利要求2所述的半导体装置，其特征在于，所述第一电容器更包括皆具有所述第二导电型的第二掺杂区及第一深井区，位于所述密封环区的所述半导体基底内，使所述半导体基底的一部分的所述主体插入于所述第一掺杂区与所述第一深井区之间，且被所述第二掺杂区所围绕。

4.如权利要求3所述的半导体装置，其特征在于，更包括隔离结构，形成于所述密封环区的所述半导体基底内，其中所述第一掺杂区被所述隔离结构所围绕，而所述第二掺杂区位于一部分的所述隔离结构正下方。

5.如权利要求1所述的半导体装置，其特征在于，更包括：

第二密封环结构，埋设于所述绝缘层内，对应于所述密封环区且被所述第一密封环结构所围绕；以及

第二电容器，位于所述第二密封环结构下方并与其电性连接，其中所述第二电容器包括所述半导体基底的所述主体。

6.如权利要求5所述的半导体装置，其特征在于，所述第二电容器为结型电容器，且更包括第三掺杂区，具有相反于所述第一导电型的第二导电型，且所述第三掺杂区位于所述密封环区的所述半导体基底内并围绕所述芯片区。

7.如权利要求6所述的半导体装置，其特征在于，所述第二电容器更包括皆具有所述第二导电型的第四掺杂区及第二深井区，位于所述密封环区的所述半导体基底内，使所述半导体基底的一部分的所述主体插入于所述第三掺杂区与所述第二深井区之间，且被所述第四掺杂区所围绕。

8.如权利要求7所述的半导体装置，其特征在于，更包括隔离结构，形成于所述密封环区的所述半导体基底内，其中所述第三掺杂区被所述隔离结构所围绕，而所述第四掺杂区位于一部分的所述隔离结构正下方。

9.如权利要求5所述的半导体装置，其特征在于，所述第二密封环结构包括围绕所述芯片区的叠置的多个金属层以及电性连接至对应的所述多个金属层的多个介层连接条。

10.如权利要求5所述的半导体装置，其特征在于，所述第一密封环结构包括围绕所述第二密封环结构的叠置的多个金属层以及电性连接至对应的所述多个金属层的多个介层连接条。

11.如权利要求1所述的半导体装置，其特征在于，所述半导体基底的所述主体包括具有所述第一导电型的井区。

12.如权利要求1所述的半导体装置，其特征在于，所述第一电容器更包括：

隔离结构，形成于所述密封环区的所述半导体基底内；以及

第一多晶硅层，插入于所述隔离结构与所述第一密封环结构之间并围绕所述芯片区。

13.如权利要求12所述的半导体装置，其特征在于，所述第一电容器更包括至少一开口，断开所述隔离结构及所述第一多晶硅层。

14.如权利要求12所述的半导体装置，其特征在于，所述第一电容器更包括皆具有相反于所述第一导电型的第二导电型的第一掺杂区及第一深井区，位于所述密封环区的所述半导体基底内，使所述半导体基底的一部分的所述主体插入于所述隔离结构与所述第一深井区之间，且被所述第一掺杂区所围绕。

15.如权利要求12所述的半导体装置，其特征在于，更包括：

第二密封环结构，埋设于所述绝缘层内，对应于所述密封环区且被所述第一密封环结构所围绕；以及

第二电容器，位于所述第二密封环结构下方并与其电性连接，其中所述第二电容器包括所述半导体基底的所述主体。

16.如权利要求15所述的半导体装置，其特征在于，所述第二电容器更包括：

所述隔离结构；以及

第二多晶硅层，插入于所述隔离结构与所述第二密封环结构之间并围绕所述芯片区。