[发明专利]半导体装置

说明书

技术领域

本发明有关于半导体装置，特别是有关于一种具有电容的密封环结构的半导体装置。

背景技术

在集成电路（integrated circuit,IC）的制造中，密封环（也称做防护环，seal ring）的制做对于半导体工艺而言是重要的一环。半导体装置（例如，IC）被制成芯片的形式，其由具有IC图案形成于上的半导体晶圆切割而成。多个芯片通过切割半导体晶圆而形成。在切割工艺中，半导体芯片彼此分离，而机械应力（例如，振动）通常会施加于半导体基底/晶圆上。因此，当进行切割工艺时，会在芯片上造成龟裂。

再者，半导体基底上形成有多个半导体组件。此时，在制做半导体组件期间所沉积的叠置绝缘层（例如，金属层间介电（intermetal dielectric,IMD）层及/或层间介电（interlayer dielectric,ILD）层）自切割线的切割部露出。叠置绝缘层(stacked insulating films)及其间的界面构成了水气穿透的路径，而会让半导体装置发生故障。

为了防止半导体芯片受到切割工艺的损害及避免水气引发劣化的情形，会在每一芯片的IC图案与切割线之间形成密封环结构。现有密封环结构是在形成接线层及接触部的工艺中进行制做，且其为多层结构并由金属与绝缘层交替而成。每一绝缘层内形成有过孔（via）以给相邻的金属层之间提供电性路径。然而，密封环结构中底层金属层与半导体基底电性接触，因而在半导体芯片周围构成了基底短路路径。而密封环结构在半导体芯片周围提供一个电阻值非常低的金属路径，使噪声能够从半导体芯片的集成电路区传导至密封环结构，引发基底噪声耦合的问题。

因此，有必要寻求一种新的密封环结构，其能够减轻或排除上述的问题。

发明内容

为了解决现有的密封环结构的上述技术问题，本发明提供一种新的半导体装置，其具有改良的密封环结构，以改善上述基底噪声耦合的问题。

在本发明的实施方式中，一种半导体装置，包括：半导体基底，具有第一导电型，且具有被密封环区所围绕的芯片区；绝缘层，位于半导体基底上；密封环结构，埋设于绝缘层内且对应于密封环区；以及电容器，位于密封环结构下方并与其电性连接，其中电容器包括半导体基底的主体。

本发明所提出的半导体装置，利用在密封环结构下方设置电容器并与其电性连接，以减轻或排除基底噪声耦合的问题。

附图说明

图1显示根据本发明实施方式的具有密封环结构的半导体装置平面示意图。

图2显6显示出沿图1中A-A’线的剖面示意图。

图3至7显示根据本发明不同实施方式的具有密封环结构的半导体装置剖面示意图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来称呼特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。

请参照图1及2，其中图1显示根据本发明的实施方式的具有密封环结构的半导体装置平面示意图，而图2显示沿图1中A-A’线的剖面示意图。半导体装置200包括半导体基底100，其具有第一导电型（例如，p型或n型）。半导体基底100可包括硅、锗化硅、砷化镓或其他半导体材料。在实施方式中，半导体基底100具有芯片区10、围绕芯片区10的密封环区20以及围绕密封环区20的切割线区30，如图1所示。芯片区10提供形成不同的组件之用，诸如晶体管、电阻及其他熟悉的半导体组件。密封环区20是提供在上方形成密封环结构之用，而切割线区30是提供进行切割工艺之用，以从半导体晶圆形成单独的芯片。半导体基底100的密封环区20可更包括形成于内的隔离结构102，用以隔离并围绕虚拟主动区（dummy active region）。在实施方式中，隔离结构102可为浅沟槽隔离（shallow trench isolation,STI）结构。另外，隔离结构102也可为局部硅氧化（local oxidation of silicon,LOCOS）特征部件。