[发明专利]基于忆阻器和晶体管的存储器及实现多阻态的方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种基于忆阻器和晶体管的存储器及实现多阻态的方法。

背景技术

忆阻器(Memristor)是独立于电阻、电容和电感之外的第四种基本电路元素，利用其独特的电阻记忆功能，可以在单个器件单元内同时实现多进制运算和多位存储功能。1971年，伯克利的蔡少棠教授通过观察电路中四个基本变量电流、电压、电荷和磁通量的关系，预测除了电阻、电容和电感之外，还存在一种由磁通量与电荷决定的电路的基本元件，即忆阻器。2008年，由惠普实验室研究人员利用TiO2阻变材料制备了忆阻器原型器件。由于忆阻器件具有的电阻记忆功能，在高密度存储、可重构逻辑电路和神经元器件等方面具有很大的应用潜力。利用忆阻器制备的非挥发存储器件具有功耗小、工作电压低、读写速度快等优点。典型的忆阻器件都具有两个甚至更多个阻态，不同阻态之间的转换可以通过对器件施加外部偏压实现。对于具有两个阻态的忆阻器件来说，低阻态向高阻态转变的过程称为SET，相反，由高阻态向低阻态转变的过程称为RESET，根据SET和RESET中施加偏压极性的异同，阻变存储器可以分为单极阻变器件和双极阻变器件，前者SET和RESET电压极性相同，后者相反。

多值存储技术是目前存储领域的研究热点，对于某些阻变单元，通过在阻变过程中施加合适的偏压可以获得多个器件阻态，即一个存储单元可以实现多个信息的存储。利用多值存储技术可以大幅提高存储器的存储密度，改善集成电路的集成密度。常规MOS晶体管由于驱动电流小，经常会出现常规MOS晶体管驱动电流与多阻态存储器开态电流不匹配的技术问题，难以满足多值存储应用的需要。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何解决常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题。

(二)技术方案

为了解决上述技术问题，本发明提供一种基于忆阻器和高迁移率晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道的MOS晶体管。

优选地，所述III-V族材料为砷化镓。

优选地，所述忆阻器自下而上包括底电极、阻变层和顶电极。

优选地，若所述忆阻器的底电极、阻变层和顶电极分别为Pt(BE)、HfO₂和TiN(TE)时，则在所述底电极和高迁移率晶体管之间设有粘附层。

优选地，所述粘附层设于所述底电极与所述高迁移率晶体管的漏极之间。

本发明还提供了一种利用所述的存储器实现多阻态的方法，包括以下步骤：

在所述忆阻器件的RESET过程中，对所述忆阻器件施加栅压V4，同时在所述高迁移率晶体管的源端施加足够大的正偏压，并将忆阻器件的顶电极接地，使所述忆阻器件反偏进入最高阻态；

将所述栅压依次减小到V3、V2、V1，减小栅压的过程中始终将所述高迁移率晶体管的源端接地，使得忆阻器件的顶电极正偏，进入所述忆阻器件的SET过程，所述SET过程中采用V1、V2、V3的栅压获得所述忆阻器件的低阻态时的阻值分别为LRS1、LRS2、LRS3，其中，V4＞V3＞V2＞V1，LRS1＞LRS2＞LRS3。

优选地，阻值LRS1与LRS2，以及LRS2与LRS3之间的阻值比大于5。

(三)有益效果

上述技术方案具有如下优点：通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。

附图说明

图1是忆阻器的结构示意图；

图2是本发明实施例的存储器结构示意图；

图3是本发明实施例的存储器详细结构图。

其中，1：高迁移率MOS晶体管；201：源端；202：漏端；203：栅端；204：氧化层；205：金属互联层；206：忆阻器；207：衬底。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。