[发明专利]半导体封装结构及其制作方法

说明书

技术领域

本发明是有关于一种半导体元件及其制作方法，且特别是有关于一种半导体封装结构及其制作方法。

背景技术

半导体封装技术包含有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方扁平无引脚封装适用于高频传输（例如射频频带）的芯片封装，且为低脚位（low pin count）封装型态的主流之一。

在四方扁平无引脚封装结构的制作方法中，先将多个芯片配置于引脚框架（leadframe）上。接着，藉由多条焊线使这些芯片电性连接至引脚框架。之后，藉由封装胶体来覆盖部份引脚框架、这些焊线以及这些芯片。然后，藉由切割单体化上述结构而得到多个四方扁平无引脚封装结构。由于现有是采用引脚框架来承载芯片，引脚框架仍具有一定的厚度，并且对于缩小间距的需求有其限制，进而使得整体四方扁平无引脚封装结构的体积与厚度无法有效降低，并且也无法因应高积体密度的需求。再者，以焊线来电性连接芯片与引脚框架，电性信号的传输路径较长，并不利于增进电性效能，也无法有效降低整体四方扁平无引脚封装结构的体积与厚度。

发明内容

本发明提供一种半导体封装结构，其具有较小的体积、较薄的厚度、较高接点密度以及较佳的电性信号传输效能的优势。

本发明提供一种半导体封装结构的制作方法，用以制作上述的封装结构。

本发明提出一种半导体封装结构的制作方法，其包括以下步骤。形成一图案化线路层于一金属承载板上，其中金属承载板的材质不同于图案化线路层的材质。图案化线路层包括多条线路，且每一线路具有一第一端部以及延伸自第一端部的一第二端部。以覆晶的方式接合至少一芯片于金属承载板上，其中芯片配置有多个凸块，且凸块与图案化线路层的线路的第一端部电性连接。形成一封装胶体于金属承载板上，以覆盖芯片、凸块、图案化线路层以及部分金属承载板。进行一选择性蚀刻步骤，以完全移除金属承载板，至暴露出图案化线路层的一下表面与封装胶体的一底表面。形成一第一绝缘层于图案化线路层的下表面上与封装胶体的底表面上，其中第一绝缘层具有多个暴露出图案化线路层的线路的第二端部的第一开口。形成多个外部连接端子于第一开口中，外部连接端子与第一绝缘层所暴露出的线路的第二端部电性连接。

本发明提出一种半导体封装结构，其包括一图案化线路层、一芯片、一封装胶体、一绝缘层以及多个外部连接端子。图案化线路层具有彼此相对的一上表面与一下表面。图案化线路层包括多条线路，且每一线路具有一第一端部以及延伸自第一端部的一第二端部。芯片配置于图案化线路层的上表面上。芯片具有多个凸块，并藉由凸块与图案化线路层的线路的第一端部电性连接。封装胶体覆盖图案化线路层、凸块与芯片，其中图案化线路层的下表面与封装胶体的一底表面切齐。绝缘层配置于图案化线路层的下表面与封装胶体的底表面上，且绝缘层具有多个暴露出图案化线路层的线路的第二端部的开口。外部连接端子配置于绝缘层的开口中且与绝缘层所暴露出的线路的第二端部电性连接。每一外部连接端子的一第一表面与绝缘层的一第二表面切齐。外部连接端子包括多个信号接点。

本发明提出一种半导体封装结构，其包括一图案化线路层、一芯片、一封装胶体、一第一绝缘层、一导电材料层、一第二绝缘层以及多个焊球。图案化线路层具有彼此相对的一上表面与一下表面。图案化线路层包括多条线路，且每一线路具有一第一端部以及延伸自第一端部的一第二端部。芯片配置于图案化线路层的上表面上。芯片具有多个凸块，并藉由凸块与图案化线路层的线路的第一端部电性连接。封装胶体覆盖图案化线路层、凸块与芯片，其中图案化线路层的下表面与封装胶体的一底表面切齐。第一绝缘层配置于图案化线路层的下表面与封装胶体的底表面上，且第一绝缘层具有多个暴露出图案化线路层的线路的第二端部的第一开口。导电材料层配置于第一绝缘层上，其中导电材料层填满第一开口且覆盖部分第一绝缘层。第二绝缘层配置于第一绝缘层上，且具有多个第二开口。第二绝缘层覆盖第一绝缘层与位于第一绝缘层上的部分导电材料层，且第二开口暴露出部分导电材料层。焊球配置于第二开口内，其中焊球与第二开口所暴露出的部分导电材料层电性连接。