[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，包括：

第一焊盘，所述第一焊盘被配置成接收第一电压；

第二焊盘，所述第二焊盘被配置成接收第二电压；

内部电压发生电路，所述内部电压发生电路被配置成在测试模式期间响应于所述第二电压而产生具有与所述第一电压相同的电压电平的第三电压；以及

内部电路，所述内部电路被配置成在正常模式期间使用所述第一电压和所述第二电压来执行正常操作，而在所述测试模式期间使用所述第二电压和所述第三电压来执行测试操作。

2.如权利要求1所述的半导体集成电路，其中，所述内部电压发生电路包括泵浦电路，所述泵浦电路响应于测试模式信号而产生电压电平高于所述第二电压的所述第三电压。

3.如权利要求1所述的半导体集成电路，其中，所述内部电压发生电路包括降压变换器型电路，所述降压变换器型电路响应于测试模式信号而产生电压电平低于所述第二电压的所述第三电压。

4.如权利要求3所述的半导体集成电路，其中，所述内部电压发生电路包括：

第一分压器，所述第一分压器被配置成通过以第一分压比将所述第二电压分压而产生参考电压；

第二分压器，所述第二分压器被配置成通过以第二分压比将所述第三电压分压而产生反馈电压；

比较器，所述比较器被配置成响应于所述测试模式信号而比较所述反馈电压与所述参考电压；以及

驱动器，所述驱动器被配置成响应于所述比较器的输出信号而将所述第二电压提供给所述第三电压的端子。

5.一种半导体集成电路，包括：

第一焊盘，所述第一焊盘被配置成接收第一电压；

第二焊盘，所述第二焊盘被配置成接收具有高于所述第一电压的电压电平的第二电压；

内部电压发生电路，所述内部电压发生电路被配置成响应于所述第二电压而产生第三电压，其中，所述第三电压在正常模式期间具有低于所述第一电压的电压电平而在测试模式期间具有与所述第一电压相同的电压电平；以及

内部电路，所述内部电路被配置成在所述正常模式期间使用所述第一电压至所述第三电压来执行正常操作，而在所述测试模式期间使用所述第二电压和所述第三电压来执行测试操作。

6.如权利要求5所述的半导体集成电路，其中，所述第一电压和所述第三电压的端子相互电连接。

7.如权利要求5所述的半导体集成电路，其中，所述内部电压发生电路包括：

第一分压器，所述第一分压器被配置成响应于测试模式信号，通过在所述正常模式期间以第一分压比将所述第二电压分压和在所述测试模式期间以第二分压比将所述第二电压分压来产生参考电压；

第二分压器，所述第二分压器被配置成通过以第三分压比将所述第三电压分压而产生反馈电压；

比较器，所述比较器被配置成比较所述反馈电压与所述参考电压；以及

驱动器，所述驱动器被配置成响应于所述比较器的输出信号而将所述第二电压提供给所述第三电压的端子。

8.如权利要求7所述的半导体集成电路，其中，所述第一分压器包括电阻响应于所述测试模式信号而变化的可变电阻器。

9.如权利要求7所述的半导体集成电路，其中，所述第一分压器包括：

可变电阻器，所述可变电路器被设置在所述第二电压与所述参考电压的端子之间，其中，所述可变电阻器的电阻值被配置成响应于所述测试模式信号而变化；以及

第一电阻器，所述第一电阻器设置在所述参考电压的端子与接地电压的端子之间。

10.如权利要求9所述的半导体集成电路，其中，所述可变电阻器包括：

第二电阻器和第三电阻器，所述第二电阻器和第三电阻器串联耦接在所述第二电压的端子与所述参考电压的端子之间；以及

旁路单元，所述旁路单元被设置成与所述第二电阻器并联，并且被配置成响应于所述测试模式信号而用作所述第二电阻器的旁路。

11.如权利要求10所述的半导体集成电路，其中，所述旁路单元包括晶体管，所述晶体管包括用于接收所述测试模式信号的栅极、以及分别与所述第二电压的端子和所述第二电阻器与所述第三电阻器之间的节点耦接的源极和漏极。