[发明专利]半导体集成电路

说明书

相关申请的交叉引用

本申请要求2011年7月26日提交的申请号为10-2011-0074188的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种半导体集成电路。

背景技术

根据本发明的技术的半导体集成电路可以包括半导体存储器，诸如动态随机存取存储器(DRAM)。

图1是示出使用外部电源电压和内部电源电压的现有的双数据速率3动态随机存取存储(DDR3 DRAM)器件的框图。

参见图1，DDR3 DRAM器件10包括电源电压焊盘12、升压器14和内部电路16。电源电压焊盘12从外部接收电源电压VDD。升压器14将经由电源电压焊盘12施加的电源电压VDD升高以产生电压电平高于电源电压VDD的电压电平的升压电压VPP。内部电路16基于电源电压VDD和升压电压VPP来执行指定的操作。

图2是示出使用外部电源电压和内部电源电压的现有的DDR4 DRAM器件的框图。

参见图2，DDR4 DRAM器件20包括电源电压焊盘22、升压器焊盘24和内部电路26。电源电压焊盘22从外部接收电源电压VDD。升压器焊盘24从外部接收电压电平高于电源电压VDD的电压电平的升压电压VPP。内部电路26基于经由电源电压焊盘22和升压器焊盘24接收的电源电压VDD和升压电压VPP来执行指定的操作。简言之，与DDR3 DRAM器件10相比，对于正常操作，DDR4 DRAM器件20可以不包括升压器14。

然而，如在正常模式中一样，即使在测试模式中，DDR4 DRAM器件20仍要从外部接收电源电压VDD和升压电压VPP两者。这是因为DDR4 DRAM器件20不包括用于产生升压电压VPP的升压器。由于这种原因，探针测试器件将通道分配给DDR4DRAM器件20的电源电压焊盘22和升压器焊盘24，以在测试模式中提供电源电压VDD和升压电压VPP。为所述焊盘分配通道意味着与探针测试器件电连接以接收来自探针测试器件的相应的电源和信号。因为DDR4 DRAM器件20具有分配了通道的增加数目的焊盘22和24，所以减少了在测试模式中要同时测试的DRAM器件的数目。因此，会增加生产成本和时间来执行测试操作。

发明内容

本发明的一个实施例涉及一种半导体集成电路，所述半导体集成电路包括最小数目的在测试模式期间要被分配通道的焊盘。

本发明的另一个实施例涉及一种半导体集成电路，所述半导体集成电路在正常模式中具有稳定的电源，同时占有最小的面积。

根据本发明的一个实施例，一种半导体集成电路包括：第一焊盘，所述第一焊盘被配置成接收第一电压；第二焊盘，所述第二焊盘被配置成接收第二电压；内部电压发生电路，所述内部电压发生电路被配置成在测试模式期间响应于第二电压而产生具有与第一电压相同的电压电平的第三电压；以及内部电路，所述内部电路被配置成在正常模式期间使用第一电压和第二电压来执行正常操作而在测试模式期间使用第二电压和第三电压来执行测试操作。

根据本发明的另一个实施例，一种半导体集成电路包括：第一焊盘，所述第一焊盘被配置成接收第一电压；第二焊盘，所述第二焊盘被配置成接收具有高于第一电压的电压电平的第二电压；内部电压发生电路，所述内部电压发生电路被配置成响应于第二电压而产生第三电压，其中，所述第三电压在正常模式期间具有低于第一电压的电压电平而在测试模式期间具有与第一电压相同的电压电平；以及内部电路，所述内部电路被配置成在正常模式期间使用第一电压至第三电压来执行正常操作而在测试模式期间使用第二电压和第三电压来执行测试操作。

根据本发明的另一个实施例，一种半导体集成电路包括：第一焊盘，所述第一焊盘被配置成在半导体集成电路的正常模式中接收第一电压；第二焊盘，所述第二焊盘被配置成在半导体集成电路的正常模式和测试模式中接收第二电压；以及内部电压发生电路，所述内部电压发生电路被配置成响应于第二电压而产生第三电压，其中，所述第三电压在正常模式期间具有低于第一电压的电压电平而在测试模式期间具有与第一电压相同的电压电平。

附图说明

图1是现有的双数据速率3动态随机存取存储(DDR3 DRAM)器件的框图。

图2是现有的DDR4 DRAM器件的框图。

图3是根据本发明的第一实施例的DRAM器件的框图。

图4是根据本发明的第二实施例的DRAM器件的框图。