[发明专利]具有介电隔离沟槽的横向MOSFET

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及具有介电隔离沟槽的横向MOSFET。

背景技术

半导体工业由于各种电子元件(即：晶体管、二极管、电阻器、电容器等)的集成密度提高而得到了快迅发展。集成密度的提高在很大程度上得益于半导体工艺节点的尺寸缩减(例如，工艺节点朝亚20nm节点缩减)。由于半导体器件按比例缩小，因此需要新的技术来保持电子元件在更新换代后的性能。例如，大功率应用需要晶体管具有低的栅极与漏极之间的电容、低的导通电阻以及高击穿电压。

随着半导体技术的发展，金属氧化物半导体场效晶体管(MOSFET)在现今的集成电路中得到了广泛的应用。MOSFET是压控器件。当控制电压施加于MOSFET的栅极并且该控制电压大于MOSFET的阈值时，会在MOSFET的漏极和源极之间建立导电沟道。结果，MOSFET的漏极和源极之间将有电流通过。另一方面，当控制电压小于MOSFET的阈值时，则MOSFET将相应地截止。

MOSFET可包括两个大类。一类是n沟道MOSFET；另一类是p沟道MOSFET。根据结构的不同，MOSFET可进一步分为三个子类，即平面型MOSFET、横向双扩散型MOS(LDMOS)FET和纵向双扩散型MOSFET。与其他MOSFET相比，LDMOS单位面积内通过的电流更大，这是因为其不对称结构在LDMOS的漏极和源极之间提供了短沟道。

为了进一步提高LDMOS的性能，可在横向MOSFET中加入隔离沟槽，以此增大横向MOSFET的击穿电压。特别地，横向MOSFET的栅极区、沟道区和漂移区沿隔离沟槽的侧壁形成。这种横向沟槽MOSFET结构有助于减小导通电阻以及增大横向MOSFET的击穿电压。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：

具有第一导电性的衬底，所述衬底包括埋在所述衬底中的绝缘层；

形成在所述衬底中的具有第二导电性的体区域；

形成在所述衬底中的隔离区；

形成在所述体区域中的具有所述第一导电性的第一有源区；

形成所述衬底中的具有所述第一导电性的第二有源区，其中所述第一有源区和所述第二有源区形成在所述隔离区的相对侧；

漂移区，包括：形成在所述第二有源区和所述绝缘层之间的具有所述第一导电性和第一掺杂密度的第一漂移区；和形成在所述隔离区和所述绝缘层之间的具有所述第一导电性和第二掺杂密度的第二漂移区；

形成在所述衬底上方的第一介电层；以及

形成在所述第一介电层上方的栅极。

在可选实施例中，所述第一介电层形成在所述栅极与所述第一有源区之间。

在可选实施例中，所述第一导电性为N型；以及所述第二导电性为P型。

在可选实施例中，所述绝缘层包括二氧化硅；以及所述隔离区包括二氧化硅。

在可选实施例中，所述第一有源区为源极；以及所述第二有源区为漏极。

在可选实施例中，所述隔离区与所述绝缘层之间的距离在约0.05um到约0.3um的范围内。

在可选实施例中，所述体区域具有在约10¹⁷/cm³到约3×10¹⁸/cm³的范围内的掺杂密度。

在可选实施例中，所述第一有源区和所述第二有源区具有在约10¹⁹/cm³到约5×10¹⁹/cm³范围内的掺杂密度。

在可选实施例中，所述第一漂移区的所述第一掺杂密度在约10¹⁷/cm³到5×10¹⁷/cm³的范围内；以及所述第二漂移区的所述第二掺杂密度在约10¹⁷/cm³到5×10¹⁷/cm³的范围内。

根据本发明的另一个方面，还提供了一种器件，包括：

埋在具有第一导电类型的衬底中的绝缘层；

形成在所述绝缘层上方的具有所述第一导电类型的漂移区；

形成所述漂移区上方的隔离区；

形成在所述漂移区上方的具有所述第一导电类型的漏极区；

形成所述衬底中的具有第二导电类型的体区域；