[发明专利]一种纳米量子点浮栅的制备方法有效
| 申请号： | 201210203458.8 | 申请日： | 2012-06-19 |
| 公开（公告）号： | CN103515206A | 公开（公告）日： | 2014-01-15 |
| 发明（设计）人： | 隋运奇;何其旸 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/283;B82Y10/00 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 纳米 量子 点浮栅 制备 方法 | ||
1.一种纳米量子点浮栅的制备方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成隧穿介质层；
在所述隧穿介质层上形成第一牺牲层、第二牺牲层和第三牺牲层；
蚀刻所述第一牺牲层、第二牺牲层和第三牺牲层以形成沟槽，并露出所述隧穿介质层；
在所述沟槽内隧穿介质层表面和所述第一牺牲层表面上沉积纳米量子点；
沉积介电质层，以覆盖所述的纳米量子点；
执行平坦化步骤，去除所述第一牺牲层以及位于所述第一牺牲层上的所述介电质层和所述纳米量子点，露出所述的第二牺牲层；
沉积控制栅材料层；
执行另一平坦化步骤，去除所述第二牺牲层上的所述控制栅材料层。
2.根据权利要求1所述的纳米量子点浮栅的制备方法，其特征在于，所述隧穿介质层为SiO2层。
3.根据权利要求1所述的纳米量子点浮栅的制备方法，其特征在于，所述第一牺牲层为不定型碳层，所述第二牺牲层为平坦化阻挡层，所述第三牺牲层为氧化物层。
4.根据权利要求1所述的纳米量子点浮栅的制备方法，其特征在于，所述第三牺牲层为SiO2层。
5.根据权利要求1所述的纳米量子点浮栅的制备方法，其特征在于，所述纳米量子点为硅量子点或多晶硅量子点。
6.根据权利要求1所述的纳米量子点浮栅的制备方法，其特征在于，所述介电质层为SiN层或氧化物层。
7.根据权利要求1所述的纳米量子点浮栅的制备方法，其特征在于，所述介电质层的沉积方法为低温磁控溅射法。
8.根据权利要求1所述的纳米量子点浮栅的制备方法，其特征在于，所述平坦化步骤采用化学机械研磨法。
9.根据权利要求1所述的纳米量子点浮栅的制备方法，其特征在于，所述方法还包括蚀刻去除剩余的所述第二牺牲层和第三牺牲层，形成控制栅堆结构的步骤。
10.根据权利要求9所述的纳米量子点浮栅的制备方法，其特征在于，所述方法还包括在所述控制栅堆结构的两侧进行源漏注入，形成源漏区。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210203458.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
