[发明专利]一种纳米量子点浮栅的制备方法有效
申请号: | 201210203458.8 | 申请日: | 2012-06-19 |
公开(公告)号: | CN103515206A | 公开(公告)日: | 2014-01-15 |
发明(设计)人: | 隋运奇;何其旸 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/283;B82Y10/00 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 纳米 量子 点浮栅 制备 方法 | ||
技术领域
本发明涉及半导体存储器件,具体地,本发明涉及一种纳米量子点浮栅的制备方法。
背景技术
随着便携式电子设备的高速发展(比如移动电话、数码相机、MP3播放器以及PDA等),对于数据存储的要求越来越高。非挥发性存储器由于具有断电情况下仍能保存数据的特点,成为这些设备中最主要的存储部件,其中,由于闪存(flash memory)可以达到很高的芯片存储密度,而且没有引入新的材料,制造工艺兼容,因此,可以更容易更可靠的集成到拥有数字和模拟电路中。
浮栅结构存储器是重要的闪存器件中的一种,是目前被大量使用和普遍认可的主流存储器类型,广泛的应用于电子和计算机行业。常规浮栅结构是首先在衬底上形成一层隧穿氧化层、浮置栅极以及ONO(氧化物-氮化物-氧化物的结构绝缘隔离层)和一层控制栅极,并在衬底两侧分别形成源/漏区,但是随着半导体工艺的发展和技术节点的缩小,由于栅氧化层厚度过大,导致很高的能耗,同时也影响了器件的可缩小性,限制了浮栅存储器的发展。
随着特征尺寸进入纳米级,减小存储单元的尺寸的同时提高存储数据写入、读取、擦除和保持性能,成为目前浮栅存储器发展的方向,基于现有非易失存储器提出了纳米晶浮栅结构非易失存储器,利用纳米晶颗粒作为电荷存储介质,每一个纳米晶颗粒与周围介质绝缘,只能存储少量几个电子,基本实现了分立电荷存储,降低了隧穿介质层上由于缺陷形成致命的放电通道危害,使电荷保持特性更加稳定,纳米晶浮栅结构对存储器的性能起着至关重要的决定作用。
现有技术中制备纳米硅量子点浮栅结构的方法如图1a-g所示,首先提供半导体衬底101,所述的半导体衬底为P型,在所述半导体衬底101上生长一层隧穿介质层102,该隧穿介质层可以为二氧化硅,然后在所述的隧穿介质层102上沉积半导体硅量子点103,得到如图1a所示图案,然后在所述的半导体的量子点103和隧穿介质层102上沉积介电质层104,如图1b所示,其中所述的介电质可以为SiN,所述的介电质层104和所述的半导体量子点103形成量子点的浮栅结构,在所述的浮栅结构上沉积控制栅层105,如图1c所示,所述控制栅为硅或多晶硅层,在所述的控制栅105上形成掩膜层106,如图1d所示,以所述的图案掩膜层106为模板对所述的浮栅结构和控制栅层105进行蚀刻,一直蚀刻到所述的隧穿介质层102(即SiO2层),蚀刻去除所述的掩膜层106,得到如图1f所示的图形,最后在栅极两侧的注入源漏已形成源漏区,得到如图1g所示的图形,制备得到的所述的半导体量子点浮栅结构,但是在蚀刻所述的半导体硅量子点103(多晶硅)、介电质层104(SiN层)的过程中,由于所选用的材料不同,控制起来非常困难,单独半导体硅量子点103时,半导体硅量子点103(多晶硅)和所述的隧穿介质层102(即SiO2层)之间可以具有较高的选择率,单独蚀刻介电质层104(SiN层)时,所述介电质层104(SiN层)和所述的隧穿介质层102(即SiO2层)之间也可以具有较高的选择率,但是没有方法可以保证多晶硅和SiO2层之间以及SiN和SiO2之间同时具有很高的选择率,因此,现有技术中蚀刻方法通常是首先以掩膜层106为模板进行蚀刻将图案转移到所述的控制栅层105(硅或多晶硅),蚀刻过程中由于较低的蚀刻选择率,通常会部分的蚀刻掉浮栅结构,如图1e所示,具体地,所述步骤蚀刻去除了部分介电质层104(SiN层)和半导体硅量子点103(多晶硅),然后先蚀刻去除栅两侧所述的半导体硅量子点103,如图1f所示,再去除所述的介电层104(SiN层),因此在蚀刻去除量子点和介电质时分两步进行,并没有方法可以一次去除而不破坏隧穿介质层102(SiO2层),在该蚀刻过程中不仅步骤繁琐,而且非常难以控制,使得生效效率很低而且产品质量也无法保证,因此在制备半导体量子点的浮栅机构中,如何能在晶圆基片上大面积制备出尺寸均一、密度可控、存储特性优异的纳米硅量子点晶粒阵列是关键技术之一,是目前所要解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中制备纳米硅量子点时存在步骤繁琐且不易控制的问题,本发明提供了一种纳米量子点浮栅的制备方法,所述方法包括以下步骤:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210203458.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造