[发明专利]读相变存储器

说明书

本申请是申请人于2006年3月30日提交的，申请号为“200610071855.9”的、发明名称为“读相变存储器”的发明专利申请的分案申请。

技术领域

本发明一般涉及半导体存储器。

背景技术

相变存储器设备使用相变材料作为电子存储器，相变材料即可在一般非晶体和一般晶体状态之间电切换的材料。一种类型的存储器元件利用在一种应用中可在一般非晶体和一般晶体局部有序之间或在跨完全非晶体和完全晶体状态之间的整个谱的局部有序的不同的可检测状态之间电切换的相变材料。

适用于这样的应用的典型材料包括各种硫属元素化物。在没有施加过温（诸如持续超过150°C）的情况下，相变材料的状态还是非易失性的。当存储器被设为处于表示电阻值的晶体、半晶体、非晶体或半非晶体状态时，即使断开电源也保持该值直到存储器被重新编程。这是因为，所编程的值表示材料的相态或物理状态（例如，晶体或非晶体）。

例如可通过对各个字线施加合适的电压以及对各个位线施加合适的电流脉冲来为读操作选中存储单元。位线所达到的电压取决于存储元件的电阻，即存储在所选存储单元中的逻辑值。

通过使用读出放大器来检测反映存储器状态的电压和电流中的差异来评估存储在存储单元中的逻辑值。一般，读出放大器包括接收位线电压或相关电压和合适的参考电压的比较器，用于在一段时间之后比较来自存储器的电平。例如，当位线电压在一段时间之后高于参考电压，则所存储的存储器状态被描述为复位或逻辑值“0”，而在其中位线电压低于参考电压的情况中，所存储的逻辑值被描述为置位或“1”。

访问元件可包括由相变材料制成的阈值开关，类似于串联于此的存储元件。当所应用的电压超出阈值时，该元件从高电阻状况切换（不改变其相）至低电阻状况，并当所流过的电流降到最小保持值以下时，该元件回复到高电阻状况。处于低电阻状况中的访问元件上的电压具有基本上恒定的值（保持电压），因为动态电阻dV/dI相对较低，所以大多数的电压降是保持电压Vh。在这种情形中，可在没有任何晶体管的情况下有利地提供存储单元的矩阵，然后使用单个工艺流程。

在读操作过程中，读电流脉冲引起与位线内在相关联的寄生电容的充电，从而引起所选的位线上的位线电压的相应瞬变。如果正向充电，则各个位线电压朝取决于存储在所选存储单元中的逻辑值的相应稳定值上升。

位线电压的瞬变不仅取决于与位线相关联的寄生电容，也取决于存储元件和访问元件的操作参数，诸如阻抗和阈值/保持电压。从而，基于相变材料的存储器的稳健读出放大器较佳地将允许存储元件和访问元件的操作参数中较大的可变性，并也随温度改变。问题是，这样的可变性通常涉及参考电压和与其比较的位线电压的值之间的辨别容限（discrimination margin）的减少。

而且，访问元件的阈值电压的可变性带来何时打开该访问元件以及然后在何时位线电压达到要被读出的稳定状态值的时间上的不确定性。从而，必须对读操作的定时考虑这样的可变性。必然地，由于定时必须基于最坏情况，因此减慢了读操作。同样，为了在读或误读过程中保持单元状态且避免“读干扰”状态变化，优选将存储器存储区上的电压维持在诸如存储器元件的阈值电压VTH(oum）的最大电压以下。为了避免超过该最大允许的电压，施加于列（column）的电流可能小于快速列充电所期望的电流，这增加了读延迟。

因此，常规地，读相变存储器的电流被限为低于存储器元件的阈值电流Ith(oum），或者限制所施加电压以避免在存储器元件上施加高于其阈值电压Ith(oum）的电压。然而，这些技术都分别增加不期望的读访问时间和/或超出避免对置位的位编程（读干扰）的电流的可能性。读电流的这种限制的一个原因是为了阻止触发相变存储器元件，后者可能要求刷新位来满足预期的数据保持时间。但由于会增加读周期时间且减少与写周期相关的位耐久性，这样的刷新（读后重写）是不理想的。

如果流过选中存储器单元的电流超过阈值电流值Ith(oum)例如几微安培，当该oum上的电压由于与驱动该列电压相关的位移电流而从Vth闪回到Vh时，引起存储元件的焦耳效应的加热，结果可能虚假地对选中的位进行从复位到置位的编程（读干扰）。为了避免存储元件的假编程，例如对所选中列所施加的最大读电流可被限于低于该阈值电流的值。