[发明专利]一种高精度CCD视频信号采样时序微调方法

权利要求书

1.一种高精度CCD视频信号采样时序微调方法，其特征在于，该方法包括如下步骤：

步骤一：成像控制器FPGA的输入时钟经输入全局缓冲IBUFG接入DCM1，DCM1的CLK0端输出时钟经全局缓冲BUFG驱动后得到全局时钟SysClk，该时钟用于产生探测器CCD的驱动时序，使得CCD视频信号与全局时钟SysClk具有固定的相位关系；

步骤二：DCM1锁定状态标志信号取反经两级触发器锁存后，作为DCM2的复位信号，避免DCM1在进行相位锁定时DCM2工作异常；

步骤三：SysClk接入DCM2的CLKIN端，DCM2的CLK0输出端经BUFG驱动后得到CdsClk，用于产生CCD视频信号的采样时序，并接入DCM2的反馈时钟端CLKFB；

步骤四：通过TimingCon模块进行CdsClk与SysClk之间的相位关系动态调整控制，实现高精度CCD视频信号采样时序微调的方法。

2.如权利要求1所述的一种高精度CCD视频信号采样时序微调方法，其特征在于，所述TimingCon模块实现CdsClk与SysClk之间的相位关系动态调整控制的流程如下步骤：

步骤一：模块入口处，应用时钟ClkIn上升沿采样相移控制编码Code的值，并与实际相移编码Code_i进行比较；当Code大于Code_i时进行步骤二，当Code等于Code_i时进行步骤三，当Code小于Code_i时进行步骤四；

步骤二：如果Code大于Code_i，则需要正向调整相位；置DCM2的相位调整使能信号PSEN为‘1’，调整方向控制信号为‘1’，并控制Code_i自加1；等待DCM2相位调整完成后返回模块入口，循环调整直至Code与Code_i相等，实现了TimingCon模块进行CdsClk与SysClk之间的相位关系动态调整控制。

步骤三：如果Code等于Code_i，则不需要调整相位；置DCM2的相位调整使能信号PSEN为‘0’，调整方向控制信号为‘0’，并控制Code_i不变，然后返回模块入口，实现了TimingCon模块进行CdsClk与SysClk之间的相位关系动态调整控制。

步骤四：如果Code小于Code_i，则需要反向调整相位；置DCM2的相位调整使能信号PSEN为‘1’，调整方向控制信号为‘0’，并控制Code_i自减1；等待DCM2相位调整完成后返回模块入口，循环调整直至Code与Code_i相等，实现了TimingCon模块进行CdsClk与SysClk之间的相位关系动态调整控制。