[发明专利]一种高精度CCD视频信号采样时序微调方法

说明书

技术领域

本发明属于CCD探测器成像设计技术领域，具体涉及一种高精度CCD视频信号采样时序微调的方法。

背景技术

CCD探测器成像系统一般由光机系统、预放电路板和信号处理电路板组成。其中，预放电路板上包含CCD探测器和预放电路，信号处理板上包含成像控制器、时序驱动器和视频信号处理电路，CCD视频信号通过同轴电缆由预放电路板引入信号处理电路板，其结构如图1所示。

探测器采用Dalsa公司的可见光TDI-CCD，像元读出频率最高为40MHz。成像控制器采用Xilinx公司Virtex-II Pro系列的FPGA芯片，主要实现CCD驱动时序发生、相关双采样时序发生、视频信号处理电路参数配置和图像数据打包功能。视频信号处理电路采用了集成化视频处理器，芯片内部包含相关双采样（CDS）模块，可编程增益放大（PGA）模块和模数转换（A/D）模块。

CCD探测器成像系统中，探测器输出的CCD视频信号先要经过预放电路处理，再经同轴电缆传输给视频信号处理电路的相关双采样模块，传输路径中电子器件、电源、地线以及电磁辐射等因素引起的噪声会叠加到CCD视频信号上。为了获得更优质量的图像，采样时序要避开CCD视频信号中叠加的噪声，当CCD探测器的读出频率的很高时，需要对采样时序进行高精度的微量调整。

传统的CCD视频信号采样时序微调的方法有两种：第一种方法是成像控制器FPGA通过高频时钟计数进行调整，一般FPGA芯片中四位计数器运行频率最高约为300MHz，即采样时序的调整精度最高约为3ns；第二种方法是通过配置集成化视频处理器的采样时延寄存器，采样时序调整精度为2ns。实际研制过程中，某些情况下上述两种设计方法的调整精度不能满足需求，时序调整的灵活性差。

发明内容

为了解决现有技术中存在的问题，本发明提供了一种高精度CCD视频信号采样时序微调方法，该方法应用FPGA内部固件资源DCM，采用两级DCM级联的设计方式产生两个时钟，通过调整两个时钟之间的相位关系,实现CCD视频信号采样时序的高精度微量调整。

本发明解决技术问题所采用的技术方案如下：

一种高精度CCD视频信号采样时序微调方法，该方法包括如下步骤：

步骤一：成像控制器FPGA的输入时钟经IBUFG后接入DCM1，DCM1的CLK0端输出时钟经BUFG驱动后得到全局时钟SysClk，该时钟用于产生探测器CCD的驱动时序，使得CCD视频信号与全局时钟SysClk具有固定的相位关系；

步骤二：DCM1锁定状态标志信号取反经两级D触发器锁存后，作为DCM2的复位信号，避免DCM1在进行相位锁定时DCM2工作异常；

步骤三：SysClk接入DCM2的CLKIN端，DCM2的CLK0输出端经BUFG驱动后得到CdsClk，用于产生CCD视频信号的采样时序，并接入DCM2的反馈时钟端CLKFB；

步骤四：通过TimingCon模块进行CdsClk与SysClk之间的相位关系动态调整控制，实现高精度CCD视频信号采样时序微调的方法。

本发明的发明原理：本发明应用FPGA内部固件资源DCM，采用两级DCM级联的设计方式产生两个时钟，其中第一级DCM输出的时钟用于产生CCD探测器的驱动时序，第二级DCM输出的时钟用于产生CCD视频信号采样时序，通过调整两个时钟之间的相位关系，实现了CCD视频信号采样时序的高精度微量调整。

本发明的有益效果是：本发明实现了CCD视频信号采样时序的高精度微量调整，调整精度提高到数十皮秒量级，约为传统设计方法的40倍，解决了传统设计方法无法采样到最佳时序位置的问题，对CCD探测器成像系统图像质量的提高具有现实意义。

附图说明

图1现有技术CCD探测器成像系统结构。

图2现有技术DCM内部结构图。

图3本发明一种高精度CCD视频信号采样时序微调方法结构原理图。

图4本发明TimingCon模块结构图。

图5本发明TimingCon模块流程图。

图6本发明Code相移控制参数为00H。

图7本发明十五次相移调整过程。

图8本发明相移调整相移差值。

具体实施方式

下面结合附图和实施例对本发明做进一步详细说明。