[发明专利]一种大规模集成电路层级错误记录与响应方法无效

专利信息
申请号: 201210208711.9 申请日: 2012-06-25
公开(公告)号: CN102750194A 公开(公告)日: 2012-10-24
发明(设计)人: 王恩东;胡雷钧;李仁刚 申请(专利权)人: 浪潮电子信息产业股份有限公司
主分类号: G06F11/07 分类号: G06F11/07
代理公司: 暂无信息 代理人: 暂无信息
地址: 250014 山东*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 大规模集成电路 层级 错误 记录 响应 方法
【说明书】:

技术领域

发明属于集成电路设计技术领域,涉及一种大规模集成电路层级错误记录与响应方法。

背景技术

随着集成电路技术的飞速发展,大规模的集成电路设计越来越成为该领域的基本特征,芯片的物理尺寸越来越大,其集成的晶体管数量越来越多,功能复杂的芯片内部集成几十个功能部件,这就为芯片内部错误处理机制的设计带来了考验。集成大规模集成电路的计算机系统同样面临该问题,芯片内部几十个功能部件的集成使得复杂的计算机系统功能得以实现,同样也为芯片内部的错误处理机制的设计难度带来了挑战,因为计算机系统的设计功能复杂,导致芯片内部各个功能部件的错误检测、记录、纠正、报告等机制的实现方式也极其复杂,采用合理的错误处理机制可以高效实现芯片的功能,保证系统错误的纠正与修复,避免大范围的错误信息收集与处理,进而保证系统的性能和执行效率。

故,针对上述现有技术在芯片内部的错误处理机制的设计方面存在的缺陷,实有必要进行研究,以提供一种大规模集成电路层级错误记录与响应方法,提高重大错误等级错误的处理效率,以及较小错误等级错误的执行效果,有力保障系统的高效运行。

发明内容

为解决上述问题,本发明的目的在于提供一种大规模集成电路层级错误记录与响应方法,以提高重大错误等级错误的处理效率,以及较小错误等级错误的执行效果,保障系统的高效运行。

为实现上述目的,本发明的技术方案为:

一种大规模集成电路层级错误记录与响应方法,包括如下步骤:

部件模块层级寄存器集合检测、收集和记录本模块内部发生的所有错误,并根据错误等级将本模块所有的错误映射到错误等级寄存器,对本模块所有错误的等级划分;

芯片全局层级寄存器集合收集各个模块报告的错误信息,并将其映射为不同的系统事件;

芯片全局层级寄存器集合最终映射系统事件,触发系统对错误进行响应。

进一步地,所述芯片全局层级寄存器收集和记录的错误是各个模块在屏蔽微小错误之后的、可能引起系统事件的所有错误。

进一步地,所述错误的等级划分可分为如下三个级别:可纠正错误、可覆盖错误和不可纠正错误。

进一步地,所述部件模块层级寄存器为本地寄存器,其包括有负责记录模块内部所有发生的错误信息的本地错误记录寄存器,负责集合模块内部所有可发生的错误,并将当前发生的错误分类的本地错误状态寄存器,负责控制当前发生的错误是否报告的本地错误控制寄存器,以及负责将错误映射到三种错误严重性等级的错误等级寄存器。

进一步地,所述芯片全局层级寄存器为全局寄存器集合,其收集各个模块报告的严重等级较高的错误信息;所述全局寄存器集合包括有用于记录并分类各个模块报告的错误信息的全局状态寄存器、用于将报告的所有错误根据严重性等级分类,并将严重等级高的错误优先处理,实现错误串化处理的全局错误严重性等级寄存器集合。

本发明大规模集成电路层级错误记录与响应方法通过模块级错误和芯片级错误等多层级的错误记录与报告机制有效收集并分类错误,屏蔽微小错误,通过高效映射实现错误的快速处理;这种层级错误处理机制通过模块分层、错误过滤、错误分级等方式收集、分类、报告错误,大大提高了系统错误处理的效率,弥补了芯片内部大范围错误收集与处理所带来的资源浪费,因而具有非常广阔的应用前景,具有很高的技术价值。

附图说明

图1是本发明的错误处理机制层级结构图;

图2是本发明一实施例的流程图;

图3是本发明的本地寄存器的构成图示;

图4是本发明的全局寄存器集合的构成图示。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。

本发明大规模集成电路层级错误记录与响应方法主要考虑大规模集成电路错误处理机制结构设计复杂的影响,采用模块局部错误检测、收集与记录,按照错误等级划分机制将重大错误等级的错误汇集并产生系统响应的设计方式,以提高系统的错误处理效率。将收集到的各个模块的错误通过错误严重性等级划分的方法映射到错误严重性等级寄存器,实现错误的严重性等级分类,采用不同的错误报告与响应机制产生针对于不同错误等级的系统事件,从而大大提高了重大错误等级错误的处理效率,以及较小错误等级错误的执行效果,有力保障了系统的高效运行。

请参照图1、图2所示,本发明大规模集成电路层级错误记录与响应方法主要包括如下步骤:

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210208711.9/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top