[发明专利]顶层金属层沟槽的刻蚀方法在审
| 申请号： | 201210209279.5 | 申请日： | 2012-06-25 |
| 公开（公告）号： | CN103515222A | 公开（公告）日： | 2014-01-15 |
| 发明（设计）人： | 张城龙;胡敏达;张海洋 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 牛峥;王丽琴 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 顶层 金属 沟槽 刻蚀 方法 | ||
1.一种顶层金属层沟槽的刻蚀方法，其特征在于，包括：
提供刻蚀顶层金属层沟槽之前结构，所述刻蚀顶层金属层沟槽之前结构包括基底、沉积于所述基底上的刻蚀停止层和沉积于所述刻蚀停止层上的层间介质层；
在所述层间介质层上沉积金属硬掩膜层；
在所述金属硬掩膜层上沉积抗反射层并涂覆光刻胶；
对所述光刻胶进行图形化并以图形化后的光刻胶为阻挡，对所述抗反射层和金属硬掩膜层进行刻蚀；
以金属硬掩膜层为阻挡，对层间介质层进行刻蚀，以形成顶层金属层沟槽。
2.根据权利要求1所述的顶层金属层沟槽的刻蚀方法，其特征在于：所述金属硬掩膜层的刻蚀速率小于所述层间介质层的刻蚀速率。
3.根据权利要求1所述的顶层金属层沟槽的刻蚀方法，其特征在于：所述金属硬掩膜层厚度为100~2000埃。
4.根据权利要求1所述的顶层金属层沟槽的刻蚀方法，其特征在于：所述金属硬掩膜层为氮化铝、氮化钛或者氮化铜。
5.根据权利要求1所述的顶层金属层沟槽的刻蚀方法，其特征在于：所述金属硬掩膜层采用低温等离子体增强原子层沉积方法沉积。
6.根据权利要求1所述的顶层金属层沟槽的刻蚀方法，其特征在于：对所述金属硬掩膜层的刻蚀采用感应耦合等离子体的干法刻蚀方法进行，刻蚀气体为氟化硫。
7.根据权利要求1至6任一项所述的顶层金属层沟槽的刻蚀方法，其特征在于：所述刻蚀停止层材料为碳化硅、氮化硅、氮掺杂碳化硅中的一种或者一种以上的组合。
8.根据权利要求1至6任一项所述的顶层金属层沟槽的刻蚀方法，其特征在于：所述层间介质层材料为氧化硅。
9.根据权利要求1至6任一项所述的顶层金属层沟槽的刻蚀方法，其特征在于：所述光刻胶厚度为900~20000埃。
10.根据权利要求1至6任一项所述的顶层金属层沟槽的刻蚀方法，其特征在于：所述抗反射层厚度为0~2000埃。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210209279.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种多重修整结构的集成电路
- 下一篇：可恢复性能的氮化镓元件
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
