[发明专利]顶层金属层沟槽的刻蚀方法

说明书

技术领域

本申请涉及半导体制造技术，特别涉及一种顶层金属层沟槽的刻蚀方法。

背景技术

随着半导体器件关键尺寸（CD）的不断缩小，顶层金属层（TM，Top Metal）的线宽也随之减小以适应半导体器件电阻率的要求。由于顶层金属层线宽的减小，在制备顶层金属层时所进行刻蚀的难度变得越来越大。

现有制备顶层金属层的常规工艺过程，是在层间介质层（ILD，Inter Layer Dielectric）中进行制备，其中涉及到在层间介质层中进行顶层金属层沟槽的刻蚀过程，该过程主要包括以下步骤。

如图1所示，在包含有半导体器件的基底1上依次沉积刻蚀停止层2、层间介质层3，其中刻蚀停止层2是用作对层间介质层3进行刻蚀时作为刻蚀终点的，刻蚀停止层2可以防止对层间介质层3时的过渡刻蚀而造成对基底1的破坏。

如图2所示，在所述层间介质层3上涂覆光刻胶5，作为现有技术中的惯用手段，在涂覆光刻胶5之前，还需要在层间介质层3表面沉积一抗反射层（DARC，Dielectric Anti-Reflective Coating）4，如绝缘抗反射层（DARC，Dielectric Anti-Reflective Coating），以减少光反射，提升对光刻胶5进行图形化的分辨率，抗反射层4的材料一般可选为氮氧化硅（SiON）。

如图3所示，对光刻胶5进行图形化，并如图4所示，以图形化后的光刻胶5为阻挡对抗反射层4和层间介质层3进行刻蚀直到刻蚀停止层2，形成顶层金属层沟槽6。

之后便在顶层金属层沟槽6中沉积金属形成顶层金属层（金属线）。

随着半导体器件关键尺寸（CD）的不断缩小，要求刻蚀后所形成的顶层金属层沟槽6的宽度也足够的小以与半导体器件的关键尺寸相适配，而如上所述，在现有工艺中刻蚀形成顶层金属层沟槽6的过程是以图形化的光刻胶5作为阻挡，又由于光刻胶5的透射率较大，所以采用增加光刻胶5厚度的方法来增强光刻胶5的阻挡作用。但是光刻胶过厚，会使得光刻胶的高宽比（aspect ratio）过高，当高宽比超过极限值（一般<4）时会导致光刻胶位形不稳，引起光刻胶剥落（Peeling）等严重的问题。在高宽比限制范围内，光刻胶的厚度受限，对于光刻胶过高的透射率（Transmission Rate）而言，刻蚀中光刻胶的厚度不足以保护层间介质层，进而导致顶层金属层沟槽6纵断面形貌的粗糙。当顶层金属层沟槽6的宽度越来越小时，形貌粗糙的顶层金属层沟槽6的侧壁便会导致后期沉积金属形成的顶层金属层侧壁粗糙，并且易于在顶层金属层中出现空隙，进而降低顶层金属层的导电能力，增加集成电路功耗，并降低集成电路性能。同时，随着半导体器件关键尺寸（CD）的不断缩小，上述刻蚀过程早已广泛采用定向刻蚀效果较好的干法蚀刻的方法，在采用干法刻蚀时，多采用含有CFx+的等离子体对介质层进行刻蚀，在刻蚀反应过程中会形成CHOF等元素的聚合物，而太厚的光刻胶会导致过多的聚合物的产生，且难以去除，并极易污染操作机台。

发明内容

本申请提供一种沟槽形成方法，以降低所使用光刻胶的厚度，改善顶层金属层沟槽侧壁形貌，减少刻蚀过程中所形成的大分子聚合物，以解决缺陷、聚合物残留过多以及机台污染等问题。

本申请的技术方案是这样实现的：

一种顶层金属层沟槽的刻蚀方法，包括：

提供刻蚀顶层金属层沟槽之前结构，所述刻蚀顶层金属层沟槽之前结构包括基底、沉积于所述基底上的刻蚀停止层和沉积于所述刻蚀停止层上的层间介质层；

在所述层间介质层上沉积金属硬掩膜层；

在所述金属硬掩膜层上沉积抗反射层并涂覆光刻胶；

对所述光刻胶进行图形化并以图形化后的光刻胶为阻挡，对所述抗反射层和金属硬掩膜层进行刻蚀；

以金属硬掩膜层为阻挡，对层间介质层进行刻蚀，以形成顶层金属层沟槽。

进一步，所述金属硬掩膜层的刻蚀选择比大于氮化硅和氧化硅。

进一步，所述金属硬掩膜层厚度为100~2000埃。

进一步，所述金属硬掩膜层为氮化铝、氮化钛或者氮化铜。

进一步，所述金属硬掩膜层为氮化铝、氮化钛或者氮化铜。

进一步，所述金属硬掩膜层采用低温等离子体增强原子层沉积方法沉积。

进一步，对所述金属硬掩膜层的刻蚀采用感应耦合等离子体的干法刻蚀方法进行，刻蚀气体为氟化硫。

进一步，所述刻蚀停止层材料为碳化硅、氮化硅、氮掺杂碳化硅中的一种或者一种以上的组合。